首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
hongting
2年前更新
27次阅读
关注
常用通信协议总结及FPGA实现（上）
1.UART
UART是异步串行通信口的总称。它所包含的RS232RS449RS423等等是对应各种异步串行通信口的接口标准和总线标准。他...
评分
回复
分享
luozz
2年前更新
45次阅读
关注
IC设计中逻辑表达式如何转换为晶体管电路
在数字IC设计面试中经常会被要求画出某一个逻辑表达式的管级电路，本文将基于逻辑门的构成解释如何完成任意逻辑的管级电路设计。...
+4
评分
回复
分享
Charlie_Jade
2年前更新
28次阅读
关注
FPGA学习经验总结
在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理...
1
回复
分享
toBeTheLight
2年前更新
41次阅读
关注
Verilog HDL描述的组合逻辑环在FPGA实现时到底有什么问题？
“ 介绍代码规范的时候，反复强调不能出现组合逻辑环，具体就是组合逻辑所有的else语句要写全，case语句也要写全，但组合逻辑环...
+2
评分
1
分享
eurkidu
2年前更新
10次阅读
关注
FPGA流控的一种方式——计算在途数量
最近在项目中遇到一个反压的问题，简化下模型如下图所示。A模块给其他逻辑发送数据，其他逻辑会返回一定量的数据给B模块,且B模块...
评分
回复
分享
fuckfpga
2年前更新
19次阅读
关注
【FPGA】高速信号处理中的片外信号输入输出静态时序分析
之前做的一个超宽带非均匀采样系统中遇到的一些问题，虽然本文所述方法并未实际用到并解决遇到的问题，但也是给了很大的启发和参...
评分
回复
分享
geekdechao
2年前更新
11次阅读
关注
几组实用FPGA原理设计图
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它...
+1
评分
回复
分享
kikong
2年前更新
11次阅读
关注
FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术
串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。 本文...
+7
评分
回复
分享
Adolph
2年前更新
35次阅读
关注
用Vim进行Verilog编程和仿真的应用实例
我的应用实例
选用Vim这种编辑工具的原因是，在Xilinx的开发工具Vivado里直接编辑、或者用Sublime、UltraEdit这样的代码编辑工具，需要做很多Verilog编程的重复劳动，比如写模块的声明、写内部用到的wire reg变量的声明。而Vim加了特定的插件之后，这些可以输...
评分
回复
分享
stephen2017
2年前更新
36次阅读
关注
FPGA数字IO如何实现DAC功能
方波时域与频域 假设方波频率为f0。横轴谐波次数为0的柱状图代表直流分量的幅值，也就是方波的平均电压（与占空比有关）...
+2
评分
2
分享
Adolph
2年前更新
17次阅读
关注
FPGA和数字电路的奥秘：从锁存器到触发器
数字电路根据其逻辑功能的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的输出输出只取决于输入，与电路...
+4
评分
回复
分享
Jackle910
2年前更新
15次阅读
关注
40个实用模拟电路小常识
1、电接口设计中，反射衰减通常在高频情况下变差，这是因为带损耗的传输线反射同频率相关，这种情况下，尽量缩短PCB走线就显得异常重要。 2、稳压二极管就是一种稳定电路工作电压的二极管，由于特殊的内部结构特点，适用反向击穿的工作状态，只要限制电流的...
评分
回复
分享
Jackle910
2年前更新
16次阅读
关注
VCC和GND之间电容的作用
作用：电源输入 / 输出滤波电容，主要用于稳定输出，对稳压有利 电容的主要作用稳压 电源与地之间接电容的原因有两个作...
评分
回复
分享
stephen2017
2年前更新
14次阅读
关注
初识微分、积分PID电路的本质及电容
很多朋友觉得PID是遥不可及，很神秘，很高大上的一种控制，对其控制原理也很模糊，只知晓概念性的层面，知其然不知其所以然，那...
+18
评分
回复
分享
Cryingcat
2年前更新
116次阅读
关注
如何用Python写Verilog？
事情是这样的，SoC工程师的一项典型工作就是集成。俗称连连看。当然除了连连看还有一些集成级的代码需要设计，比如CRG，regfile...
+6
评分
回复
分享
Incess
2年前更新
4次阅读
关注
FPGA时钟系统的移植
ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构。ASIC设计需要采用诸如时钟树综合、时钟延迟匹配等方式对整个时钟结构进行...
评分
回复
分享
Incess
2年前更新
9次阅读
关注
ASIC向FPGA的移植
ASIC原型验证是整个验证环节中非常重要的步骤之一，也是将ASIC的代码移植到FPGA平台上最重要的原因，本文章的意义在于：
对于系...
评分
回复
分享
weakish
2年前更新
7次阅读
关注
Linux下FPGA开发工具ISE的环境变量设置
Xilinx ISE 工具版本Xilinx ISE软件有两个版本:数字格式和字母格式。数字版本是用于客户的软件版本。它的格式是<主版本号&g...
评分
回复
分享
senntyou
2年前更新
41次阅读
关注
FPGA设计开发需要熟悉哪些EDA工具呢？
FPGAFPGA设计需要哪些工具？在FPGA的设计过程中，工程师需要使用仿真、综合、物理实现、调试和验证等各种工具。之前说过，给粉友们提供常用工具的简要介绍。一仿真器仿真器工具: ISIM公司: Xilinxhttp://www. xilinx. com/ support documentation/ plugin_ism...
评分
回复
分享
alienzhou
2年前更新
5次阅读
关注
FPGA结构(1)
FPGA
结构
设计能够成功的关键是要对FPGA结构、功能、可用资源和局限性有一个很好的了解。本则将以Xilinx Virtex-6系列为例，简...
评分
回复
分享
alienzhou
2年前更新
21次阅读
关注
FPGA项目开发包含那些任务？
FPGA 项目中包含哪些任务 2021/12/23工程实践中，任何使用FPGA器件进行的新项目都包含一个典型的任务列表。这些任务是开发团队...
评分
回复
分享
Mr_taotie
2年前更新
20次阅读
关注
使用分立元件手工实现NE555芯片的制作
相信很多小伙伴在上学的时候，都学过《数字电子技术》这门专业基础课。而在这里面，有一个非常经典的芯片，那就是555定时器。记...
+21
评分
回复
分享
NightBear
2年前更新
21次阅读
关注
如何提高FPGA的工作频率
对于设计者来说，我们当然希望我们设计的电路的工作频率（在这里如无特别说明，工作频率指FPGA片内的工作频率）尽量高。我们也经常听说用资源换速度，用流水的方式可以提高工作频率，这确实是一个很重要的方法，今天我想进一步去分析该如何提高电路的工...
评分
回复
分享
Airkids_zz
2年前更新
15次阅读
关注
在配置FPGA器件时的常见问题及其解决方法
FPGA器件配置方式分三大类：主动配置、被动配置和JTAG配置。主动配置：由FPGA器件引导配置操作过程。被动配置：由计算机或控制器控制配置过程。上电后，控制器件或主控器把存储在外部存储器中的数据送入FPGA器件内，配置完成之后将对器件I/O和寄存器进行初...
评分
回复
分享
朱宝军
2年前发布
29次阅读
关注
提问
verilog inout类型变量多分支赋值问题
在日常设计中常常遇见数据总线连接多个设备，比如数据总线共连接三个设备，在满足条件1时候读写设备1的数据，在满足条件2的时候，读写设备2的数据，在满足条件3时候，读写设备3数据。但是在顶层，如何连接数据总线则成了一个问题。
为了简化例程，我写了两...
评分
3
分享
littleLyon
2年前更新
25次阅读
关注
详解FPGA四大设计要点
FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。早期的FPGA相对...
评分
回复
分享
XYShaoKang
2年前更新
38次阅读
关注
FPGA设计中RAM和ROM初始化的方法
FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据，根据使用场景不同有不同的初始化方法。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0.
RAM的初始化方法
方法1：小型RAM复位时按地址写入初...
评分
4
分享
senntyou
2年前更新
16次阅读
关注
使用SystemVerilog简化FPGA中的接口
FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，...
评分
回复
分享
LuckyHH
2年前更新
44次阅读
关注
VS Code开发FPGA自动例化Verilog模块
笔者之前写过一篇文章 生成Verilog HDL例化模板，在这边文章中，使用Python来完成Verilog的例化。但其实Vs Code也有类似功能，...
评分
回复
分享
jianwenjuan
2年前更新
17次阅读
关注
专业点灯二十年！详解STM32、FPGA、ARM点灯区别 ！
摘要：你点亮过多少板子的LED灯呢？有很多小伙伴留言说讲一下STM32、FPGA、Liunx他们之间有什么不同。不同点很多，口说无凭，今...
+25
评分
回复
分享
上一页
1
…
4
5
6
7
8
…
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
