首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
kikong
1年前更新
13次阅读
关注
基于Xlinx的时序分析与约束（4）—-主时钟约束
主时钟约束语法
主时钟约束，就是我们对主时钟（Primary Clock）的时钟周期进行约束（告诉综合工具布局布线的标准），这个约束是...
+9
评分
回复
分享
kikong
1年前更新
35次阅读
关注
基于Xlinx的时序分析与约束（5）—-衍生时钟约束
衍生时钟约束语法
衍生时钟（Generated Clocks，又称为生成时钟）是指由设计中已有的主时钟通过倍频、分频或者相移等操作后产生...
+12
评分
回复
分享
kikong
1年前更新
81次阅读
关注
基于Xlinx的时序分析与约束（6）—-如何读懂vivado下的时序报告？
写在前面
在《基于Xlinx的时序分析与约束（3）----基础概念（下）》文章中写了一些时序分析的基础概念，同时还说了文章中提到的...
+8
评分
回复
分享
kikong
1年前更新
15次阅读
关注
基于Xlinx的时序分析与约束（8）—-关于时序路径、时钟悲观度和建立时间/保持时间的一些问题
写在前面
最近研究vivado里的时序分析路径时，发现了3个很有意思的问题。经过一番查找资料后，总算把问题搞明白了，在这里分享给...
+18
评分
回复
分享
starkwang
1年前更新
13次阅读
关注
时序收敛技巧之寄存器复制
1、何时需要复制寄存器？
在设计中的关键路径发现某个寄存器具有高扇出和高延迟时，使用寄存器复制是个不错的实现时序收敛的方法...
+7
评分
回复
分享
Mr_taotie
1年前更新
6次阅读
关注
FPGA与数字IC求职知识准备 – 数字电路知识总结
前言本文整理了数字电路课程中的相关基本的知识点和较为重要的知识点，用于求职的数电部分的知识准备，差缺补漏。二进制数的算术...
+4
评分
回复
分享
Cryingcat
1年前更新
3次阅读
关注
Fsm 有限状态机 实现串口
Fsm serial
在许多（较早的）串行通信协议中，每个数据字节都与一个起始位和一个停止位一起发送，以帮助接收器从比特流中划定字...
评分
回复
分享
jenmyliu
1年前更新
25次阅读
关注
iverilog工具的使用
文章目录 前言 一、获取Iverilog 二、安装 三、命令行方法 四、演示 总结
前言
最近在一个项目中发现了一个挺有意思的小工具——...
+2
评分
回复
分享
Asd528099
1年前更新
13次阅读
关注
Verilog：图形和Verilog混合输入的电路设计
实验目的
1.学习在QUARTUSII软件中模块符号文件的生成与调用。
2.掌握模块符号与模块符号之间的连线规则与方法。
3.掌握图形和ve...
+1
评分
回复
分享
lailailee
1年前更新
32次阅读
关注
基于FPGA的PCF8591的DAC（I2C）功能驱动
====硬件说明====
PCF8591是集成了4路ADC和1路DAC的芯片，使用I2C总线通信。
I2C总线是由Philips公司开发的一种简单、双向二线制...
1
回复
分享
Zack
1年前更新
10次阅读
关注
FPGA：逻辑运算及逻辑门
文章目录 逻辑变量与逻辑函数 逻辑运算 基本逻辑运算及对应的逻辑门 １.与运算 与逻辑举例 状态表与真值表 与逻辑符号 与逻辑表...
+30
评分
回复
分享
LuckyHH
1年前更新
22次阅读
关注
Hold Time违例，该如何解决
首先，从理论上讲，Hold Time违例，是因为时钟绕的太远，到达时间太晚。而且综合之后给出的时序报告都是估计值，因此综合之后可...
评分
回复
分享
brianway
1年前更新
16次阅读
关注
FPGA笔记 | 什么是状态机
简述状态机的本质和适应的逻辑设计场合状态机的本质就是对具有逻辑顺序或时序规律事件的一种描述方法。这个论断的最重要的两个词...
评分
回复
分享
weakish
1年前更新
3次阅读
关注
FPGA：逻辑代数的基本公式和规则
文章目录 逻辑代数的基本公式 基本公式 常用公式 示例 逻辑代数的基本规则 代入规则 反演规则 对偶规则
逻辑代数的基本公式
基本...
评分
回复
分享
liximomo
1年前更新
7次阅读
关注
FPGA：数字电路简介
文章目录 数字电路的历史 电子管时代 晶体管时代 半导体集成电路IC 时代 IC的发展阶段 EDA (Electronics Design Automation) 技...
评分
回复
分享
inner
1年前更新
147次阅读
关注
使用VS code的TerosHDL插件完成对verilog代码的排版
TerosHDL插件具有Format功能，可以对一些排版不好的或者复制的代码进行初步排版，方便阅读。
如图所示，配置完想要的排版格式后...
评分
回复
分享
luozz
1年前更新
6次阅读
关注
FPGA自动仿真的tcl脚本分享
quit -sim
.main clear
vlib work
vlog ./tb_fsm.v //仿真文件名
评分
回复
分享
ipqsn
1年前更新
8次阅读
关注
Modelsim的仿真之路（基础仿真流程）
前言
缓了一段时间，该接着开始系列记录了，这一次将开始ModelSim的仿真之路，对于学FPGA或者从业于该行业的人来说，仿真是必不...
+30
评分
回复
分享
ipqsn
1年前更新
7次阅读
关注
Modelsim的仿真之路（仿真工程的使用）
前言
上一篇介绍了基础仿真的流程，本篇将以工程的形式来介绍ModelSim的仿真使用，工程一般由：根目录+源码+work库+资源库+仿真...
+22
评分
回复
分享
ipqsn
1年前更新
14次阅读
关注
Modelsim的仿真之路（多个库的使用）
准备
在Modelsim系列的第一篇有讲到过，在modelsim中，库分为了工作库和资源库，本篇将介绍如何进行资源库的使用。
在开始前，先...
+10
评分
回复
分享
ipqsn
1年前更新
29次阅读
关注
Modelsim的仿真之路（开始搞“波形”啦~）
闲序
忙了比较长的一段时间，又可以接着续上一些记录了，对于Modlsim的工程之类的操作也都已经有所涉及，现在该开始具体仿真图的...
+19
评分
回复
分享
ipqsn
1年前更新
13次阅读
关注
Modelsim的仿真之路（激励文件“逆”生成）
前序
对于激励文件，我常用的是直接手写，最初学这个的时候，好像是用的Quartus里的那个Modelsim-Altera的工具去弄了下图形化编...
+27
评分
回复
分享
ipqsn
1年前更新
3次阅读
关注
Modelsim的仿真之路（Memory小技能）
续上
许久没更新了，间歇性来写写，还是继续Modelsim中关于内存的操作，涉及的文件可在文末自行获取，本篇对应memory的文件夹。
...
+30
评分
回复
分享
ipqsn
1年前更新
27次阅读
关注
Modelsim的仿真之路（代码覆盖率）
01
对于仿真的激励测试，其实会有代码覆盖率一说，不过我们平常可能更多是功能覆盖，代码覆盖估计关注的人要少些，不过作为相对...
+23
评分
回复
分享
ipqsn
1年前更新
0次阅读
关注
Modelsim的仿真之路（结束篇之波形比较）
前言
有备份习惯的人都会在遇到一些问题时，把备份前后的内容进行比较，用以了解改动的地方是否为该问题的导致因素。
在仿真上，...
+18
评分
回复
分享
沐林小道
1年前更新
57次阅读
关注
提问
关于350MHz高速ADC采样异常的问题。
做了一个基于FPGA高速ADC采集的设计，其中ADC使用的是AD9434-500这个片子，FPGA使用的是XC7A100T-2FGG484I。ADC使用的时钟源是35...
评分
1
分享
wuzhihua2
1年前更新
11次阅读
关注
FPGA状态机中的独热编码（One-hot）Fsm onehot
独热编码即 One-Hot 编码，又称一位有效编码，其方法是使用N位状态寄存器来对N个状态进行编码，每个状态都有它独立的寄存器位，...
评分
回复
分享
popomao
1年前更新
8次阅读
关注
关于FPGA CPU设计的一些心得体会
最近在设计cpu，是基于mips32指令的体系。设计的很头疼，但是花了时间后发现其实还是蛮有趣的，而且还有一些技巧在里面，今天我就分享出来。1.首先要把CPU放到最大化角度来看待这个问题:2.0版本中,CPU可以用更小、更轻量级的方式去处理它们之间的关系;3.1版本...
评分
回复
分享
ttest
1年前更新
69次阅读
关注
【FPGA】Synopsys vcs2018仿真问题汇总
1.重启后lisense问题
【问题原因】
可能是lmgrd服务不正常导致的，这边通过下面几个步骤解决 切换到root用户
su root 彻底关闭lm...
+2
评分
回复
分享
Sahara
1年前更新
22次阅读
关注
基于FPGA的模数转换器(ADC)或数模转换器
选择时首先要确定转换信号所需的采样频率。这个参数不仅将影响转换器的选择，同时也会影响对FPGA的选择，这样才能确保器件能够满...
+4
评分
1
分享
上一页
1
2
3
4
5
6
…
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
