首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
Zack
1年前更新
6次阅读
关注
FPGA之按键控制LED
一、按键开关
1、按键开关（轻触开关）：主要是指轻触式按键开关，属于电子元器件类，使用时以满足操作力的条件向开关操作方向施...
评分
回复
分享
vishva
1年前更新
20次阅读
关注
一种基于FPGA的图神经网络加速器解决方案
得益于大数据的兴起和计算能力的快速提升，机器学习技术近年来经历了革命性的发展。诸如图像分类、语音识别和自然语言处理等机器...
+5
评分
1
分享
Airkids_zz
1年前更新
20次阅读
关注
FPGA与嵌入式CPU的Local Bus接口调试
Local Bus总线又称为CPU总线，根据高低位地址线序的差异，又可分为Motorola CPU总线和Intel CPU总线。古老的CS51单片机就是Intel...
+10
评分
回复
分享
Simeone_xu
1年前更新
9次阅读
关注
FPGA开发流程：详解每一环节的物理含义和实现目标
要知道，要把一件事情做好，不管是做哪们技术还是办什么手续，明白这个事情的流程非常关键，它决定了这件事情的顺利进行与否。同...
+15
1
回复
分享
showkevin
1年前更新
88次阅读
关注
常用串行总线(三)——IIC协议(Verilog实现)
目录/contents● IIC基础知识● IIC传输协议● IIC代码实现● IIC的优缺点01IIC基础知识集成电路总线（Inter-Intergrated Circui...
+8
评分
1
分享
realwugang
1年前更新
15次阅读
关注
理解FPGA的基础知识——FPGA专业术语
■ ASIC（Application Specific Integrated Circuit，专用集成电路）ASIC 是为满足顾客特定需求而设计制造、面相特定用途的集成电路的总称。面向特定用途的集成电路分为全定制IC和半定制 IC。通常所说的ASIC主要指门阵列、嵌入式阵列、标准单元 ASIC、结构...
评分
回复
分享
yang9527
1年前更新
25次阅读
关注
Verilog_实现任意占空比、任意分频的方法
在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求这样的话，对于程序有一定的要求，现在我在前人经验的基础上做一个简单的总结，实现对一个频率的任意占空比的任意分频。比如：我们FPGA系统时钟是50M Hz，而我们要产生的频...
评分
回复
分享
MarkFPGA
1年前更新
12次阅读
关注
基于FPGA的HDB3编译码verilog实现，结合MATLAB进行辅助验证
一、理论基础
HDB3码(三阶高密度双极性码)是串行数据传输的一种重要编码方式，和最常用的NRZ码(非归零码)相比，以上...
评分
1
分享
pipisan
1年前更新
8次阅读
关注
【LabVIEW FPGA图形化】IP集成节点：频率计
一、前情提要
上一节内容介绍了LabVIEW中比较实用的ngc文件，并通过分析底层代码的编写进一步说明了LabVIEW中IP集成节点导入与编...
评分
回复
分享
Incess
1年前更新
16次阅读
关注
HDLBits练习汇总-14-时序逻辑设计测试–状态机（二）
水箱问题（Exams/ece241 2013 q4）
一个大水库的水为几个用户服务。为了保持足够高的水位，三个传感器以5英寸的间隔垂直放置。当...
+12
评分
回复
分享
Randal
1年前更新
13次阅读
关注
4种FPGA时钟分频 【附源码】：1.偶数分频；2.奇数分频（占空比50%）；3.奇数分频（任意无占空比）；4.小数分频；
VL37 偶数分频
题目介绍
请使用D触发器设计一个同时输出2/4/8分频的50%占空比的时钟分频器；注意rst为低电平复位。
信号示意图...
+11
评分
回复
分享
starkwang
1年前更新
16次阅读
关注
FPGA基础语法
一、逻辑值
0：表示低电平，对应电路GND；
1：表示高电平，对应电路VCC;
X：表示未知，可为高电平，也可为低电平；
1
回复
分享
yang9527
1年前更新
18次阅读
关注
FPGA架构及相关基本概念
目录/contents● FPGA基础知识● FPGA基本架构● FPGA应用领域与优势● FPGA开发流程01FPGA基础知识FPGA(Field Programmable Gat...
+5
评分
回复
分享
hongting
2年前更新
8次阅读
关注
verilog中的 & 运算符作为单目运算符时使用
module test( input [2:0] a, output[2:0] b ); assign b = &a;
endmodule 在上述代码中assign b = &a实际上等效于...
评分
回复
分享
hongting
2年前更新
20次阅读
关注
【FPGA】VGA彩条显示
前言 随着社会的飞速发展，很多电子设备为了方便观察性能和实现更多的功能，都会为其配备一块显示屏，这也促进了...
+2
评分
回复
分享
hongting
2年前更新
8次阅读
关注
FPGA 中的 Noc
FPGA基本盘一直是通信设备、音视频解码、加密协议、信号处理、汽车军工石油等高利润领域，但是这使得它无法大量普及，需要找更大的市场。
于是，首先需要降低开发难度。于是，xilinx推出统一开发平台，希望大家都能使用FPGA是解决并行运算的问...
评分
回复
分享
BertramChen
2年前更新
22次阅读
关注
【干货分享】FPGA管脚的调整技巧
（1）为了方便识别哪些Bank之间可以互调，必须先对FPGA各个Bank进行区分。在原理图编辑界面中，执行图标命令“交叉探针”，单击...
+4
buyaozc
0
这图得拿放大镜看
评分
2
分享
BertramChen
2年前更新
15次阅读
关注
FPGA 核和FPGA Fabric的区别是什么？
常常在外文资料以及手册中看到Fabric？时常感觉翻译起来很尴尬，例如：
那么这个专业单词到底该如何翻译以及如何理解呢？
我们通...
评分
回复
分享
Airkids_zz
2年前更新
69次阅读
关注
基于FPGA平台实现 ARM Cortex-M0 SOC（一）简介
本系列笔记为基于FPGA平台实现 ARM Cortex-M0 SOC 集创赛作品复盘
Platform： ARM Cortex-M0 Design Srart AT510
XLINX FPGA
ARM...
评分
回复
分享
jenmyliu
2年前更新
17次阅读
关注
FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯
呼吸灯
功能目标：实现Led灯由熄灭逐渐变亮至完全点亮，再逐渐变暗至完全熄灭，循环往复。
1.输入输出原理图
将系统时钟与复位按...
+1
评分
回复
分享
Zack
2年前更新
14次阅读
关注
锁存器、触发器、寄存器和缓冲器的区别
一、锁存器
锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
锁存器不同于触发器，它不...
评分
回复
分享
Incess
2年前更新
23次阅读
关注
D触发器的建立时间和保持时间物理含义探讨
图1 D某款触发器示意图 我理解这个D触发正常运转要满足四个约束，第一个是建立时间，第二个是保持时间，第三个是对于最后一个...
+2
评分
回复
分享
lzh
2年前更新
10次阅读
关注
FPGA中的PLL（锁相环）与Glitches（小故障）
PLL（phase laocked loop）
如果晶振（Oscillator）频率不够高，锁相环就派上用场了。（创建时钟倍频器）
大概原理（我猜）：检...
评分
回复
分享
ipqsn
2年前更新
4次阅读
关注
数字ic基础-FPGA中的memory and block ram
am：random access memory
FPGA中存储数据的几种方式
1.DFF 也就是D触发器，但只保存1bit，数据大了浪费资源
2.利用look up tab...
+2
评分
回复
分享
comehope
2年前更新
5次阅读
关注
FPGA 基本模块的主要功能
1．可编程输入/输出单元（I/O 单元）
FPGA 的 I/O 单元被划分为若干个组（Bank），每个 Bank 的接口标准由其接口电压 VCCO 决定...
评分
回复
分享
liximomo
2年前更新
14次阅读
关注
fpga实操训练（vga测试）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】我自己读书那会，买的电脑还是以台式机居...
+4
评分
回复
分享
vishva
2年前更新
27次阅读
关注
哈工大体系结构lab3 —— 流水线处理器的verilog实现
流水线处理器的verilog实现
是的我刚刚验收完最后一个实验，所以怀着激动的心情，把当时其中一个留档的代码发出来，还算较为清晰...
评分
回复
分享
Ordinary
2年前更新
19次阅读
关注
FPGA知识汇集-FPGA系统时序理论
时序约束条件
下面来具体讨论一下系统时序需要满足的一些基本条件。我们仍然以下图的结构为例，并可以据此画出相应的时序分析...
评分
回复
分享
mscststs
2年前更新
13次阅读
关注
FPGA时序基础理论
对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想...
+4
评分
回复
分享
hongting
2年前更新
24次阅读
关注
常用通信协议总结及FPGA实现（下）
继续更新常用的串口通信协议。本次要介绍的是SPI协议。
3.SPI： SPI（serial peripheral interface）也是一种同步串行通...
评分
回复
分享
上一页
1
…
3
4
5
6
7
…
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![表情[xiaoku]-ChipDebug](https://chipdebug.com/wp-content/themes/zibll/img/smilies/xiaoku.gif)
