论坛标签 FPGA-ChipDebug-第5页

标签

FPGA

帖子数

2.7W+

阅读量

41.6W+

等级-LV2-ChipDebug

2年前更新105次阅读

为什么我在sensAI Compiler 1.1中得到“list index out of range”错误？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新83次阅读

MachXO2器件是否支持LatticeMico8 / LatticeMico32软处理器？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新126次阅读

Crosslink能否支持ITU BT.1120？

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新128次阅读

如果float license遇到错误“LMTOOLS版本太高”该怎么办？

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新93次阅读

当其他外部元件连接到LATTICE FPGA 的MCLK线路时，如何去除MCLK波形中的小于一个周期的信号？

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新101次阅读

LATTICE FPGA PLL能否支持通过WISHBONE动态更新？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新98次阅读

LATTICE DIAMOND如何使MAP和PAR自动使用I / O触发器？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新61次阅读

可以在LATTICE FPGA PCS IP中修改CTC吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新107次阅读

如果没有外部SPI，LATTICE PGA器件 EXT-NVCM的启动时间是多少？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新130次阅读

如果sublvds2csi2 IP的许可证不起作用怎么办？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新124次阅读

在映射时，DPHY映射到DPHY0。我似乎无法找到将映射更改为DPHY1的方法。是否可以转移到DPHY1？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新82次阅读

器件号LCMXO1200C-3FTN256C与以前的XO1200器件有不同的芯片吗？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新98次阅读

如何从“Fault”中恢复并等待某些事情继续进行操作？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新97次阅读

当通过仿真确认CMOS到DPHY IP时，16位短包数据序列输出如下0,1,0,1,0,1,0,1 ……这是正确的吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新59次阅读

是否有LATTICE开发板可以支持开箱即用连接4通道CSI-2相机？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新91次阅读

在哪里可以找到Crosslink的Masterlink IO Link（B-IOL-EVN-BRD）中缺少的插件I / O引脚说明？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新99次阅读

Lattice Crosslink-NX比特流(bitstream)压缩以及转换为C文件的方法介绍

作者： Jack.Li（Lattice(莱迪思)半导体公司）关键字： bitstream转C文件方法一：在 Radiant 下进行压缩如上图（带图版本见一楼）所示，打开一个Radiant示例工程，然后：单击打开 DCE选择 Global选项卡3.找到 COMPRESS_CONFIG，把其值改为 ON单击保存进行...

Lattice-莱迪斯

评分

等级-LV3-ChipDebug

2年前更新112次阅读

FPGA开发学习的几大误区

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前更新199次阅读

有人有兴趣清华大学交叉信息研究院这个FPGA职位吗？

招聘职位：助理研究员清华大学交叉信息研究院量子信息中心目前致力于发展基于超导、离子阱等物理系统的大规模量子计算，研制可应用于人工智能、生物制药、金融安全、基础科学等方向的量子计算机，具有广阔的应用前景和科研价值。为了促进量子计算机研制的快...

FPGA招聘信息

评分

等级-LV1-ChipDebug

2年前发布59次阅读

有没有老板需要FPGA定制啊

本人从业18年，精通各种单片机设计，STM32。51各种板块开发。

FPGA常见问题

评分

白与阶下行

等级-LV1-ChipDebug

2年前发布89次阅读

我使用的lattice diamond 版本是3.12，如何将程序固化到板子里？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

2年前发布93次阅读

SoC FPGA，想从SDRAM中读出一帧图像数据，请问可以用什么方法实现？

用的是DE10 Standard的开发板，Quartus 18.1
想试着用frame buffer II这个IP实现，但是苦于一直找不到相关资源，只能在intel官网找官方文档看。所以想请教下还有没有别的实现方法，或者能否推荐下frame buffer II或者其他IP的资源，谢谢了

评分

等级-LV1-ChipDebug

2年前发布82次阅读

FPGA 信号输出功率不足

板上信号输出电压为1.2v即使接了电平转换器也只能提升一点点电压，如果我想要使用该信号驱动TB6600，我应该对信号进行怎样的处理‘

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前发布100次阅读

jtag 不识别fpga,但其它设备识别

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

2年前发布72次阅读

aurora hard_err间断性报错

请问仿真的时候相同aurora互传，rx端收到了数据，但是lane_up和channel_up没有起来。hard_err间断性报错，请问是什么原因

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前发布78次阅读

Quartus-VHDL-Cyclone IV,如何实现信号锁存？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

2年前发布143次阅读

学数字图像处理，求推荐

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

评分

等级-LV1-ChipDebug

2年前发布125次阅读

求一个能用的实现SPWM波的Verilog代码

该帖子内容已隐藏，请评论后查看

登录后继续评论

FPGA常见问题

-1

等级-LV2-ChipDebug

2年前发布69次阅读

FPGA实现丢掉错误包的代码示例

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前发布90次阅读

FPGA 实现 FFT 相关资料 (可视化复分析)Needham.visual-complex-analysis 分享

最近几个童鞋问我fft的问题，他们说我讲的听不懂，我只好分享这边可视化复分析给大家补补基础了，有了数学基础才能清晰的理解一些复杂的问题，这本书很精彩，建议大家收藏，好好学习。
链接: https://pan.baidu.com/s/1WknCer4cOyUGeRFsg9AuCw 提取码见一楼...

FPGA常见问题

评分

上一页 1…3 456 7…888 下一页跳转