社区标签 lattice-ChipDebug-第53页

标签

lattice

帖子数

1805

阅读量

12.4W+

等级-LV2-ChipDebug

6年前发布175次阅读

为什么LATTICE XO2的CPLD明明有内部晶振，但它的开发板上还要提供外部晶振？

为什么LATTICE XO2的CPLD明明有内部晶振，但它的开发板上还要提供外部晶振？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布165次阅读

Lattice diamond 编译XO3的MIPI工程时报错” Cannot place PIO … because the types of their IOLOGICs are incompatible”, 怎么解决？

请问这个错误怎么解决？我想把MIPI RX模块的D2放到E6引脚上，却始终报错：
ERROR - Cannot place PIO comp “D2” on the proposed PIO site “PL5A / E6” because the types of their IOLOGICs are incompatible: the associated IOLOGIC comp “D2_MGIOL”...

Lattice-莱迪斯

评分

等级-LV3-ChipDebug

6年前发布858次阅读

在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法

原文：《Reveal in Crosslink》作者： Srikanth Chekoti
大纲
Reveal概述Crosslink中的Reveal怎样在Crosslink中使用Reveal测试D...

在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法-ChipDebug

在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法-ChipDebug

在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法-ChipDebug

+25

在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法-ChipDebug

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布96次阅读

为什么使用ICT programmer 通过SVF文件进行编程会比使用LATTICE Diamond programmer 通过USB下载线编程慢很多，有没有办法提速？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布255次阅读

对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布46次阅读

我可以整合像Tortoise Svn这种第三方插件到Lattice Mico系统中吗？

我可以整合像Tortoise Svn这种第三方插件到Lattice Mico系统中吗？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布110次阅读

对于lattice FPGA 器件内硬化的从SPI的EFB仿真，一旦收到的数据字节传输到SPI接收数据寄存器，需要多长时间来设置RRDY位？

对于lattice FPGA 器件内硬化的从SPI(Slave SPI)的EFB仿真，一旦收到的数据字节传输到SPI接收数据寄存器，需要多长时间来设置RRDY位？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布47次阅读

在远程计算机上调用PAR（Place and Route）时，为什么LATTICE diamond会将作业分派给远程计算机，并且所有远程计算机上的所有PAR之前的操作都会被跳过？

在远程计算机上调用PAR（Place and Route）时，为什么LATTICE diamond会将作业分派给远程计算机，并且所有远程计算机上的所有PAR之前的操作都会被跳过？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布205次阅读

如何在Lattice CPLD XO2系列器件中执行TransFR（透明传输）操作？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布390次阅读

Lattice FPGA在diamond的IPexpress中，在频率模式下配置PLL时，IPexpress工具是否可以使用小数N值？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布173次阅读

LATTICE CPLD MachXO2的Master I2C（EFB）接口是否完全符合I2C 100kHz标准的时序要求？

LATTICE CPLD MachXO2的Master I2C（EFB）接口是否完全符合I2C 100kHz标准的时序要求？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布150次阅读

Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少？

Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少？我从Lattice March Xo2 CPLD的datasheet手册找到了这段话，但是怎么理解这段话呢？
4.For electromigration, the average DC current sourced or sinked by I/O pads between two consecutive VC...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布925次阅读

请教大家，用lattice diamond programer烧录jed文件到芯片上报错“Faild to verify the ID”怎么解决？

想请教大牛们一个问题。用lattice的diamond programer想烧录jed文件到LCMX01200c芯片上，jtag电压都检查了是有3.3V电压，芯片工...

请教大家，用lattice diamond programer烧录jed文件到芯片上报错“Faild to verify the ID”怎么解决？-ChipDebug

等级-LV2-ChipDebug

测试一下 jtag口的电压看对不对
6个下载口电压都对吗
vcc tdi tdo tms tck gnd 看看都对吗
4个是高两个是 0

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布96次阅读

MCU如何通过Slave SPI接口使用hex文件对Lattice iCE40 FPGA（CRAM）编程？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布99次阅读

Lattice FPGA的“DONE_EX”设置选项是什么意思？

Lattice FPGA的“DONE_EX”设置选项是什么意思？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布321次阅读

LATTICE CPLD FPGA即使设计只做很小的更改，如果要查看物理（physical）视图和布局视图（floor）也需要运行完整的编译流程吗？

LATTICE CPLD FPGA即使设计只做很小的更改，如果要查看物理（physical）视图和布局视图（floor）也需要运行完整的编译流程吗？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布141次阅读

LATTICE FPGA\CPLD 的锁相环PLL在什么情况下会失锁？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布143次阅读

LATTICE FPGA 如何修改JESD207 IP核MCLK时钟的默认频率（90MHz）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布182次阅读

如何使用C程序对LATTICE（莱迪思）的FPGA / CPLD进行编程，是否有相关文档？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布121次阅读

为什么使用Active-HDL Lattice专用版进行仿真时会出现KERNEL: Error等错误？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布84次阅读

Lattice（莱迪思）的部署工具 Diamond Deployment Tool支持PCF（Pattern Control Format）格式吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布102次阅读

当温度升高或降低时，LATTICE CPLD MachXO2的内部晶振的频率是否也会升高或降低，具体关系是怎样的？

当温度升高或降低时，LATTICE CPLD的内部晶振的频率是否也会升高或降低，具体关系是怎样的？例如，逻辑速度通常随着器件冷却而升高。如果器件冷却，振荡器是否也运行得更快？还是运行速度得更慢？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布101次阅读

LATTICE CPLD MachXO2规格书中提到的晶振的最大最小值，在电压和温度符合条件的情况下它们是否一直有效？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布323次阅读

LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到NVCM的旧程序？

LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到非易失性配置存储器（NVCM）的旧程序？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布115次阅读

Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。但是，在运行P＆R（布局布线）时出现以下错误:

Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。但是，在运行P＆R（布局布线）时出现以下错误:
Cannot place PIO comp “mipi_d1” on PIO site “T15/PB38C” (I/O bank 2). ERROR - Cannot place PIO comp “mipi_d1” on the proposed PIO ...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布110次阅读

Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入？

Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布63次阅读

LATTICE FPGA为什么我收到通知，说明我的评估版本Aldec即将到期。我升级到ispLEVER 7.2，但继续收到Aldec Active-HDL即将过期的通知。

LATTICE FPGA为什么我收到通知，说明我的评估版本Aldec即将到期。我升级到ispLEVER 7.2，但继续收到Aldec Active-HDL即将过期的通知。

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布115次阅读

在Lattice FPGA iCE40器件中可用的编程模式有哪些？

在Lattice FPGA iCE40器件中可用的编程模式有哪些？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布70次阅读

LATTICE FPGA所有定义为NC的引脚是否真的没有连接任何东西？如果PCB上的走线直接通过MachXO2中的NC引脚互连，会不会有什么问题？

LATTICE FPGA所有定义为NC的引脚是否真的没有连接任何东西？如果PCB上的走线直接通过MachXO2中的NC引脚互连，会不会有什么问题？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布124次阅读

在Lattice diamond IPExpress生成的DPRAM HDL文件中使用NGD_DRC_MASK属性是什么用途？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

上一页 1…51 525354 55…61 下一页跳转