首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.2ISP2设计管理器-“未使用的PIN”设置不传递给BITGEN
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i iMPACT不允许系统ACE软控制器(SC)解决方案,没有XC18V01
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.2i一个JTAG链中的碰撞器件Program失败,其中包含一个CP56或CS48包中的XCR3064 XL
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i影响-当我在批处理“文件生成”模式中使用验证命令行选项时,不正确的TDO值被写入到SF文件中
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2I/5.2i影响-在SF模式中不支持FPGA器件的“验证”操作
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i定时/TrCE/速度文件-ViTEX II时序分析不分析通过CE到“Q”引脚通过锁存器的路径
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VIETEX II PRO,ROKETIO – MGTS可以在热交换环境中运行吗?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VelTeX II火箭-如何使用未使用的RokTiO收发器引脚?
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
4.1i,ViTEX-E – V600 E CB228包文件被添加到4.2i Service PACK 3中的软件中
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i,ViTEXI/PRO,DCM -什么是DekWyStand属性?(源同步,系统同步)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
数据包-封装:CG560包的CTE是什么?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
电缆-是并行电缆IV(JTAG电缆)可用的示意图?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
61i步长-“显示差分对”和“显示I/O组”对于包视图或体系结构视图窗口不起作用。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
{1I/IMPON/PROFGEN——什么是“.UFP”(C’Frand)和“.pFT”文件,以及如何修改“.pFT”文件?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
*处理器上的ObSelt*4.2i比特-ViTEX II PRO TBUFS线路没有正确Program
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
CPLD XC9500 XV – XC9528 8XV – 5速度等级已被A- 6速度等级所取代。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i步速-我无法从层次结构窗口中分组I/OS
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i步长-当我将组放置在不足的位置范围时,超出范围的组成员不放置
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
包装:哪些包装是塑料的,哪些是陶瓷的?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.2i DATA2BRAM-DATA2BRAM分段故障发生在执行直接位文件替换时
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i体系结构向导-我不能综合一个DCM或RokTiIO VHDL实例化与SypPrimy(错误报告)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
BSDL -某些95144XV BSDL文件包含不正确的IDCL代码
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
5.1i步速-我无法从设计对象列表中拖拽I/OS(DOL)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
SyPrimeType 7.1——如何在SyPrime中使用块RAM推断ROM?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i VHDL -功能仿真失败时,我使用PPC405
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础原理编辑器-自动利用I/O引脚连接宏的示意图
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i时序仿真-错误:“Top.SDF(77502):实例/TestStay/Uut/PPC405i i)没有一个通用名为“TIPPDO-GSR”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i iBiScript——在XC4000模型中,包寄生数据的“最小”和“典型”值被切换。
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
4.2i DATA2BRAM——如何在ISE环境中使用DATA2BRAM?如何使用MEM文件更新BRAM内容?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i约束编辑器约束编辑器不正确初始化RAM
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
172
173
174
175
176
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则