首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
7.1i ISE项目导航器:“当我创建一个新项目时,“无法创建临时项目”/VAR/TMP/XIL**’
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
VelTEXII专业开发者工具包-链接器脚本中默认的部分是什么?区段名称是什么?(.Text,Sdata,数据等)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
91i FPGA编辑器,ViTEX-II——如果不出现在“块视图”窗口中,我如何验证DCM属性?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VIETEX II PROKESTIO千兆以太网互操作性得到了验证
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
千兆以太网和光纤通道VCRTEX II ROCKETIO CRC细节
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
ViTEX II PROKYTIO -我如何执行时钟校正多逗号序列(而不是一个逗号)?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
仿真,DCM-CLKDV输出与CLK0的下降沿对齐,而不是CK0的上升沿。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
* ObSeleT*4.2i影响-LatticeSVD播放器将不ProgramXilinx 18V00 PROM或9500 CPLD从4.2i的SF文件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i时序分析器- F3“找到下一个”快捷键不工作(Solaris)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i SP2从系统ACE MPM器件的iMPACT配置在使用比特流压缩时失败
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
7.1i TrCE -包含大量本地时钟的设计的错误保持时间
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
安装4.2——失败请求的错误:没有直接视频模式的XF86DGA
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2IXPOWER:“Java.EXE已产生错误,将被Windows关闭。你需要重新启动这个程序。”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2ISP2定时分析器-定时报告包含95144XL的错误周期时间
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
系统ACE MPPM -一旦我做我的MPM文件,我如何Program系统ACE的影响?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i核心生成器-在综合期间发生“综合异常”错误,当我试图生成核心(CAM,8B10B编码器和解码器)时
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
MyBLASZE——在创建自定义OPB从属外围器件时,我应该如何处理未使用的OPB信号?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VelTEXI/-II PRO,BUFGMUX -当S被设置为“1”上电时,仿真输出是未知的,直到I1上的第一下降沿。
1
xilinx_wiki
7年前发布
45
0
0
xilinx_wiki
91i时序分析器/PAR -时序报告和PAR时钟表报告不同时钟偏移值
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2影响-多链路电缆不一致程序XC18V04并行模式
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7.1IIS-ProjaveNavigor报告“无法在CWD或路径中找到自己,并且我没有用完整路径c:\xilinx\bin \nt\ex.exe调用”。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
AFX-Xilinx原型和演示板CD:“错误:”输入“端口”USER复位dem.v文件不兼容地声明为“Reg”。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i核心生成器双端口块内存-当修改内核时,我不能将COE文件加载到GUI中
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
SpuliType 7.1——全局约束“XC*FASTHOAL”覆盖HDL IOFAL属性设置
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i项目导航器-“错误:FPGA Express无法创建项目”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
核心生成器,千兆位以太网MAC V2.0——MGTs在PCS/PMA配置中不能正常工作
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.2i ViTEXII PRO包文件包含不正确的LVDS包对
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.2i影响-在批处理模式下,当我尝试为多链路电缆设置波特率时,发生致命错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i iMPACT批处理模式:可以将批处理模式错误消息捕获到日志文件中吗?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
4.2i安装-在安装过程中,“异常OcurRead…java.…..”和“WUL/U警告(241)”消息出现(国际语言Solaris版本)
xilinx_wiki
7年前发布
4
0
0
上一页
1
…
174
175
176
177
178
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则