首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.2i影响Sptri II-验证操作失败的错误:“有XXX差异…验证终止。”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.2i安装–HP:使用TCL或TK应用程序的任何应用程序都不工作
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61IXST -“警告:XST:646 -信号
被分配但从未使用。“别名构造是否被支持?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
XC9500——什么变量影响9500器件的Program时间?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i CPLD CurrRunsXPLA3-上不配置输入寄存器
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
81I-“错误:布局:1827 -有特殊的选择/ OBank要求为目标的包……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
ViTEX-II PRO开发者工具包-在嵌入式参考设计中,为什么Stand Flash组件出现在非3.3VBank中?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i约束编辑器-一个DCM输入时钟没有出现在全局(时钟)选项卡列表中
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.2i XST -什么是默认的方向XST与无界StdLogLogic向量?
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
ViTEXII配置-设置和保持问题存在/RDWR和/CS SelectMAP配置
1
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
4.2i智能模型——MTI Verilog预配置的模型SIM.IN文件未被正确配置
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i核心发生器-异步FIFO输出RDYCOUNT和WRYCOUNT在仿真中不适当增加/减少
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2平面规划器-在日本版本中,区域约束弹出提示导致“FATALL错误;GuiVi饰件:WinApp .C: 570:$修订”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i步速不是读取VHDL/Verilog/NCF源代码的约束条件
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i安装-Linux /PINEL -PAR或NGDBuild将不会运行并报告关于系统DLL的错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i时序分析器- VelTEXI/PRO原语FDRCPE和FDDRSE分析不正确
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
5.1I ECS-ECS报告错误:
第258, 192行:错误:点不在二次Lattice上:(?)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
** ObSelt**4.2i芯片显示器PRO -我在哪里获得核心插入器?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1ISP8HDLE—I不能从VHDL代码中创建一个示意符号;“创建宏”选项是灰色的。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
*ObSelt*4.2i位-ViTEX-II Pro DCI逻辑Program对于某些HSTL和SSTL标准是不正确的
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.6 FPGAExpress- I/O标准和驱动强度约束没有保存在FPGA Express CST编辑器中
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
3.7 FPGAExpress-什么是最终版本号的Xilinx OEM版本的FPGAExpress?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
*过时的*4.2i BITGEN—BITGEN未能为部分VIETEX II在部分重新配置模式下生成块RAM帧,并报告“错误:BITGEN:223……”
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
3.6 FPGAExpress-综合一个PCI核心导致“内部错误:无效值’PCIX”属性’PMAPHiOSTD ‘ /’PCIX-TopTop/AD<63>“。”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.6 FPGAExpress- ViTEX II PRO完全支持FPGA快照版本3.7的发布。我该如何瞄准ViTeX II Pro部件?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA编译器II——为什么FPGA编译器II在我的FPGA Express CD上?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.61. FPGA Express——FPGA Express中的GT原语不包含端口“EnPcMaMaLeIn”和“EnMcMeMaLeIGN”。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i ViTEX-II映射-错误的形状信息从映射导致不好的位置和不可转移的移出连接
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
BITGEN——输出文件的解释(.BIT,.RBT,.BGN,.DRC,MSK,.ll,.NKY,.RBA,.RBB,.RBD,.MSD,.bin)
xilinx_wiki
7年前发布
156
0
0
xilinx_wiki
4.2ISP1约束编辑器——“FATALOLUBECTION:实用工具:UTRAIL.C:216:1.3-排序生成和未排序列表”
xilinx_wiki
7年前发布
6
0
0
上一页
1
…
175
176
177
178
179
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则