首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.2i FPGA编辑器-“错误:fpgEdgest:509文件”d:\TEMP\f.pGA\PL4O-TopPar“-BD选项有错误的扩展……”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
ViTEX,ViTEX-E,ViTEX II -是否应该为SelectMAP readback监测繁忙信号?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
* ObSelt**4.2i影响-“例外:iMPACT:JedecReader .C:76: 1.30 -数据不匹配”/“错误:影响:636 -执行操作()失败!”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VelTEXI/II II Pro配置-在SelectMAP配置中忙着用DES加密的比特流进行断言
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
系统ACE CF-当配置CF卡时,错误LED打开
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
4.1i CPLD CurrRunsXPLA3HPROP6-利用输入寄存器的设计在板上不能正常工作
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i面值警告:PAR:69 -选项“-XE”重写“-OL”的一些效果。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i FPGA编辑器-当我在FPGA编辑器中选择探测按钮时,我不能选择探针锁定的PIN。
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
4.1i iMPACT- XC9500 XV无法Program
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
McBLASEZ-MB GCC错误消息:“在函数中”写入:在函数“Read”中未定义的“OutByth’”/“引用”:“字节”的未定义引用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
XC18V0/XC1700/XCFXX-PROM在功率循环测试后被冻结;电源开启复位/初始化电源后配置失败。XC1700/XC18V0/XCFXX PROM对功率循环的要求是什么?
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
COREGEN极光-发行说明和已知问题
xilinx_wiki
7年前发布
60
0
0
xilinx_wiki
4.2i核心生成器-错误报告ROC和TOC模块的重复声明
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
*过时的*4.2i影响-“错误:影响:5 -错误”类型“不正确的实体声明”时遇到的解析BSDL文件…
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
*过时的*4.1i影响-包含XC18V01和XCV50E器件的链报告“错误:影响:477 -器件未知的BSDL是过时的……”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
XST -“警告:XST:736 -发现在XX线创建的信号的N位锁存器”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i安装-我安装了我的4.2i基础Express产品,我不能针对ViTEX II XC2V500—1500器件。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
错误:HDLPARSIES:812文件名。VHD线XX。一个值丢失的情况下。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i核心生成器-参数不出现在某些旧内核的GUI中(DIST MEM V1Y0,SP块MEM V1Y0,DP块MEM V1S0)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
11.1时序分析仪/NGDNNO-DDR时钟在时序仿真中的输出时间与时序分析仪不匹配
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
4.2i ViTEX II速度文件/NGDANNO -注册乘法器不具有GSR延迟用于仿真
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i CPLD CaldRunter II CPLDFIT错误:便携性:90命令行错误:参数[20 ]“浮点”需要匹配这些关键字中的一个“接地上拉”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2IS1ECS-“错误:HDL分析器:1311
线
. 模式参数O…
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
11.1个示意-非英语国际字符不接受示意性信号名称或作为文本信息的示意图
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i VIETEX II PAR无人驾驶逻辑0 / 1信号在设计中使用部分重构来生成
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i ViTEX II PAR引导PAR努力完成PWR/GND路由
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i ViTEX-E PAR-时钟网络路由的信号有“UsLoWixW线”约束应用于它们是不一致的
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
XST—一个设计不适合CPLD,当我用XST综合时,它很容易与另一个综合工具相匹配。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i xST -“错误:包:1110 -不能服从设计约束(MaRONAME= HSET,RLC= X4Y7)”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1IXST -“错误:XST:765文件名。VHD(行XX)。组件“CypNeN名字”与封闭实体具有相同的名称。
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
176
177
178
179
180
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则