首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
ISE4.1SP2XST -“错误:XST:900”文件名“V”,行XX:重置或设置值必须是常数
.”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i SP3速度文件ViTEX II速度文件版本1.94
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i安装-错误:“无法建立通信…”(并行电缆III驱动器未安装)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
91I CPLDFit CoolRunner II /XPLA3 XC9500/XL/XV -“错误:CPLD:868 -不能满足给定引脚分配的设计”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VelTEXI/ViTEX-II PRO,DCM -使用负模式,固定模式相移需要工作围绕或正相移值(DPS)
3
xilinx_wiki
7年前发布
73
0
0
xilinx_wiki
4.1i ViTEX-II映射-使用“-Times”选项破坏时序约束单元
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViTEX II MAP- DPRAM-RPM在3.1I中工作在4.1I中不可放置
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEX II PAR-PAR崩溃在加载指南设计中
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i VIETEX II PAR TBUFS与锁定TBUFS冲突
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1I ViTEX II PAR -在集群阶段的砂矿崩溃
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEXII PAR砂矿不考虑块状公羊的时钟分析
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.1i约束编辑器-我不能使用GUI来改变PIN位置
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i冲击,18V00 – CF引脚不脉冲低时,“负载FPGA”命令通过冲击发出
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
微控制器——中断控制器是如何工作的?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
McMLAZE-预取缓冲区是否重新填充在分支上?如果是这样,需要多少时钟才能使管道再次充满?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
通过寄存器切换(保存寄存器)支持VTETEX II多任务处理
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VerTEX II Power PowerPC在VerTEX II PRO中的电源管理:是否有可能动态地降低时钟?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i ProjaveNaviger–“错误:此设计不包含一个名为EntIyNyNo..…的实体”,当我试图创建一个示意符号时报告
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i ViTEX-II MAP-“错误:MPLIB:MUXCY符号的X-CUT引脚XXX”(输出信号=487)
“没有连接到信号……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1ISP2-ISI/IbScript——当ISE生成ViTEX-II型IIS模型时,LY-PKG和CY-PKG值被切换。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i ViTEX II映射-封隔器将函数发生器“F”和“G”向后打包。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
当使用冗余选项(“-d”和“-e”)时发生崩溃。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.2i速度文件/时序分析器/TrCE——如何确定时序分析中使用的多步器的级别?(配置步进)
2
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
*过时的*4.1i影响-当我尝试“初始化链”操作时,V300看起来是一个“未知器件”。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
信号和电源完整性- Xilinx是否提供任何SI设计资源?
xilinx_wiki
7年前发布
59
0
0
xilinx_wiki
4.1I ECS-某些SpartanXL库原语在ECS示意图中不可用。
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
4.1IIS-ProjaveNavigor在重开具有长文件名(大于53个字符)的项目时报告错误:“文件未找到”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1ISIS-当我转换到版本4.1i软件时,从3.3.i版本的项目导航器ABEL-XST项目不会转换成Abel-XST-VHDL
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ISE项目导航器将“-XE 0”选项传递到PAR,而不管所选择的努力水平如何
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1IIS-无论是时序分析器、FPGA编辑器,还是PROM文件格式化工具,当在Windows 2000上启动时都不会出现在项目导航器的顶部
xilinx_wiki
7年前发布
5
0
0
上一页
1
…
192
193
194
195
196
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则