首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
这个工具能写出VHDL和Verilog文件以及测试台波形吗?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
CPLD的CaldRungxPLA3- XCR3256XL TQ144和XCR338 4XL TQ144不是PIN兼容的
1
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i安装–NoMeDe/ISE软件未安装InimeDeA(VIEWLogic)库
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i xST -xST生成一个错误的逻辑,因为它转换了一个字符串到STdLogLogic向量的函数。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEX-II PAR路由器没有发现LVPECLY33输出的低歪斜路径。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i基础-仿真器选项如何影响后面注释的网表?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i xST-xST在循环变量、信号和/或端口都具有相同名称时生成不正确的逻辑。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1IXST -“错误:XST:829文件名。VHD(行XX)。泛型“通用名”的常量值。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i xST -“错误:ngdBuff:604 -逻辑块’BuffiNeX’与类型“LUT433”未展开。目标’ViTex’中不支持符号“LUT433”
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
4.1IXST -“错误:XST:826文件名。VHD(行XX)。声明mod尚未被支持。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IXST -“错误:XST:826文件名。VHD(行XX)。声明WhileLoop还没有得到支持
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
4.1i PAR -“警告:布局:2015 -时钟IOB/时钟组件对已经发现,没有放置在一个好的时钟IOB/时钟站点对……”
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
4.1i VIETEX PAR -路由器在路由“主动信号”时崩溃
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViTEX II设计中的4.1i ViTEX II PAR-PC内存使用
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i影响,STAPL -由冲击创建的STAPL文件不适用于CelelIS边界扫描器件
xilinx_wiki
7年前发布
50
0
0
xilinx_wiki
4.1i冲击冷却流道XPLA3-不存在对XCR338 4XL的影响Program支持
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i CPLD CurnRunter II -所有器件的插销都发生了变化
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
* ObSelt*4.1IS2 IMPACT-18V00 -“错误:影响:223 -4”:计算校验和不同于预期校验和
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.1ISP2影响-9500 XL/9500 XV-SVDProgram失败
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.1i比特-警告:“信息:设计规则:548…”只有当DSSSYMODE不是“没有”时才发出,但即使DSS不使用也会出现。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
*过时的*4.1i影响加密的比特流会产生关于“StuttupCK”的奇怪错误,以及比特流是否被加密。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.1IS2影响-“错误:便携性:3 -这个Xilinx应用程序已经用完内存……”当我分配XCR3512SL JEDEC文件时发生
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
*过时的*4.1i位-“SrValb B”和“InIthb”在BRAM上Program错误。
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
4.1IS2的影响-当我添加一个PROM器件在冲击批处理模式,冲击开始加载.MCS文件,然后崩溃。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.6 FPGAExpress-错误:“对不起,但速度等级-> 6”<-- doesn't seem to be available for the device -->2V1000 FG256。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
UNISIM,SIMPRIM,仿真-我如何仿真DCM而不连接CLK反馈(CLKFB)端口?(VHDL)
xilinx_wiki
7年前发布
80
0
0
xilinx_wiki
4.1I模块化设计-当模块边界不与瓦片边界一致时,路由结果较差。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1ISISSP2HDL编辑器-各种线被错误地高亮显示(粉红色)作为系统功能
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
同步-我如何推断动态可变移位寄存器LUTS(SRLS)的ViTrx架构?
xilinx_wiki
7年前发布
67
1
0
xilinx_wiki
我如何改变我的测试平台运行的时间长度?
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
193
194
195
196
197
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则