首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1i xST -xST将声明为[0:n]的内部信号更改为[n:0 ]格式。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
10.1ABEL-在项目导航器中编译ABEL模块失败了以下消息:“PIFGXXA…完成:退出代码失败:0002”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
DSP-SIMULINK 6.1系统生成器丢失屏蔽子系统内的块的端口列表的跟踪,导致端口断开。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i iBiScript——“InnalAuthError:iBiScript:IbSimuloFiel.V:900:1.6-没有发现电感的最小值”
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
4.1i xST -“错误:ngdBube:397 -找不到Net”的LED<0>“在设计中”西蒙。网络进入是“网络主导”<0>LOC= G5;
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i ISE项目导航器-未正确拾取VHDL组件
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
Schematic——我如何在同一级别上跨网络连接网络?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
12.1定时-我需要一个积极的持有价值,但持有违反发生在我的输入端口
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i PAR – PAD报告显示GND/未使用/VREF引脚作为默认的LVTTL ND 12MA驱动器
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i ISE错误:“模块
在文件中
与模块冲突
在文件中
……”
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
4.1i ECS-DRC检查导致错误:“库逻辑名UNISIM没有映射到主机目录。(VSS-1061)
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1I SP3-4.1.03I Service PACK 3更新
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i ECS -“错误:XST:1068
VF行X.模块的重复声明
“
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
*过时的*4.1影响-为什么4.1大小的文件的文件大小小于用3.1创建的一个SF文件?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i EPDCOR-我不能创建另一个核心,一旦我的EPDCORE会话已关闭
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
*过时的*4.1i影响-“错误:影响:376错误打开BSDL文件…”当我打开一个3.1 JTAGProgrammerCDF文件时
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
7.1IXST -“错误:NGDBug:455 -逻辑网”N17有多个驱动程序/错误:NGDBug:466 -输入焊盘网“N17”有非法连接
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
12.1速文件-两个定时参数/符号代表什么?(TSKKO16,TSKCO32)
1
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
4.1i核心生成器-4.1i IP更新第1版(EIP1TP1):释放注释和安装说明
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7.1i项目导航器-分层(多层次)测试台在模型仿真的VSIM步骤中失败
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
4.1IISE、ABEL、XST编译器不更新源代码中所做的更改
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1I:基础经典:COREGEN:延迟元件的基础仿真:“未确定的输入引脚状态”错误。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
91i映射-对寄存器的冲突约束导致“警告:包:680 -寄存器符号…”消息
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1SP3的影响-一个错误报告:“异常影响:pFF链。C.175:1:8:-ACD条目未找到。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i安装-错误启动程序- MSVCR.DLL文件链接到缺少的导出MSVCIRT.DLL。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MUT18X18S(嵌入式ViTEX II乘法器)的已知问题
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i NGDBug -“错误:NGDBug:580 -不能同时使用-UC和-I开关……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEX II MAP-封隔器创建与进位逻辑布局不一致的形状,导致未路由和“警告:位置:1855”。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.2i ProjaveNaviger-ISE在Solaris服务器上运行时无法打开
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogICOR 256 PT FFT V2.0——使用256 PT FFT V2.0的VIETEX II器件引起PAR警告和错误
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
194
195
196
197
198
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则