首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 422
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.3Ii CurraseIIHPROP6-“警告:CPLD:814版本Program输出(JEDEC)对于XC2CXXXX器件类型不支持在此版本中)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i FPGA Express 3.6 LogICORPCIX -“内部错误:无效值”PCIX在“/PCIX-TopTop/……”上的属性“PAPAPHIOSTD”。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i FPGA Express 3.6 LogICORPCI-“内部错误:无效值‘慢’为属性‘PAPAPH-SLW’on /PCIMUTP/AD.……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1I核心生成器内核在3.1i IP更新4(DYIP4)中引入不能再生;
未发现“错误发布”
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
4.1I XPOWER – ViTEX-II LVDS(所有差分信号I/O标准)输出丢失
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
81I XPOWER支持的器件有XPLA3、CoolRunner II、SpartanII、SpartanIIE、Spartan-3、ViTEX、ViTEX-E、ViTEX II、ViTEX II PRO和VITEX-4。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2I HDL BeCHer-HDL BeCHER不可用ABEL-XST流(VHDL和Verilog)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i项目导航器-如果模块未用小写字母写入,则ABELVerilog流在仿真过程中失败
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViTEX/E-E/II/II PRO,Spartan/-XL/-II/-III/- 3 IbI-如何使用Xilinx IIS模型仿真JTAG引脚?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i项目导航器-当打开测试台波形时,错误报告“无法打开HDL源文件”
甚高频或
VF“
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i项目导航器-示意图中的变化未反映在测试台波形中
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i项目导航器-除非设置了示例环境变量,否则列奥纳多频谱流不可用。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ProjistNaviger-SypLeITCH流不支持示意源
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i ProjaveNavige-只能在Windows 2000上由管理员或电源用户更改MODEMSIM路径
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i项目导航器——在ISE 3 .x中创建的项目快照不能在ISE 4 .x快照标签中最初查看
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i项目导航器-将项目从3。x更新到4.1i,导致不必要的内核被添加到项目中。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
XST-XST为多次声明的模块发布错误
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
当项目导航器项目从PC移动到UNIX平台时,找不到7.1ISIS-远程源
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i项目导航器“文件->保存项目AS”不将BMM、Floorplanner和UCF源文件复制到新项目目录中
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i项目导航器-当在EDIF中运行“删除实现数据”时报告不准确的警告消息
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ProjaveNaviger-VHDL“生成”语句不支持项目导航器中的所有进程
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
10.1Floorplanner-从时序分析器(TimigangyOrdLoad)到Floorplanner的交叉探测在映射运行之后不能正常工作
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i项目导航器-如果项目加载而另一个ISE应用程序打开则项目导航器崩溃
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i核心生成器-“错误:UpDeaFieleMyTrack:不能删除原始文件…”(在PC上)
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
4.1 HDL Beunter -回注释Verilog仿真失败的所有同步元件有一个复位/预设
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
示意图-我如何将一个通用的映射属性传递给一个示意图中的VHDL宏?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
4.1i ECS-小写网名导致模块、PIN和网名错配。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ECS-核心生成器符号不能在ECS中编辑。
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
4.1i ECS-在ModelSim中不能加载CLKDLLHF组件
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
LogICORPCI/PCIX—PCI和PCIX核心支持工业级或军用级器件吗?
xilinx_wiki
7年前发布
4
0
0
上一页
1
…
212
213
214
215
216
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
422
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则