首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 422
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3×FPGAExpress-是FPGAExpressVHDL 87和/或93兼容?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ViTEXI-我如何锁定(约束)一个DCM组件?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
HDL BeNCHER——在Windows 2000/NT上没有管理员权限就不能保存TestBurd波形(TBW)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
HDL Bunerer-Verilog端口具有相同的名称,但写在不同的情况下,在HDL Bunter加载时会产生错误。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
11.1个约束——我能指定DCI组件在用户约束文件(UCF)中的使用吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i TaEng-在路径过滤器调整之后,TAGEAR报告应用程序错误
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1IXPLA3CPLDFIT——端口启用PIN被错误地声明为报告文件中的“不连接”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i项目导航器-不支持远程核心生成器源
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i项目导航器-重新定位到不同的器件家族导致某些进程属性变为无效
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViTEXII PAR错误消息关于TBUF布局问题的来源是误导的
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1ISpartanII PAR -砂纸不正确地允许两个独立的VCoS在SpartanII PQ208上
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i VyTEXII PAR错误:设计规则:462芯片检查:不兼容的I/O标准
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MMLBRAZE——我在哪里可以找到关于MB GCC/GCC交换机的信息?
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
3.1i项目导航器- VHDL包分析命令导致FPGAExpress在SP8中出现许多错误
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i PAR-HP机器由于人工1GB内存限制而内存不足
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i跟踪(TrCE)-PATH将网络报告给目的地组件,但没有设置时间或传播延迟。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i核心生成器,ViTEX II PRO -“执行正式验证脚本/ PROJ///CORE2FALLURIX WRP时出错”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i定时/约束-选择行到BUFGMUX将不被偏移约束覆盖
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.1I核心发生器ViTEX和ViTEX II COREGEN在使用“添加焊盘”特性时为BUFG增加时钟信号。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i核心生成器-内存编辑器错误:“数据宽度指定的非法值”大于63的深度
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i核心生成器-内存编辑器:GUI可能无法在HP平台上使用。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i UNISIM,SimPRIM -双端口块RAM模型的仿真限制(VHDL,Verilog)
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
VIETEX II -周期周期抖动和周期抖动之间的区别是什么(如ViTEX II数据表中所讨论的)?
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
4.1i综合和仿真设计指南-映射逻辑到未绑定I/O导致“错误:NGDBug:604 -逻辑块xxx”类型“xxx”未展开。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ViTeX-E/SpartanIIE数据表-我如何确定VREF引脚从一个特定的器件和包组合从一个引脚输出表?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VDTEX I/II Pro——DDRMUX和DDR寄存器是如何工作的?DDRMUX会引起故障吗?
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
MicroBlaze-MicroBlaze支持异常吗?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
系统ACE -系统ACE-CF控制器芯片推荐的电容器旁路是什么?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
McMulaZe-我可以在一台器件上运行多少个微处理机?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1内核生成器-错误:不能读取COE文件……不可识别的核心参数:
xilinx_wiki
7年前发布
33
0
0
上一页
1
…
213
214
215
216
217
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
422
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则