首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 422
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
基础3.1I/LogiBulx – MUX8Y5:输入信号正在被优化掉
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i许可——在Windows NT/2000上是否应该将我的LMLLIXESEXI文件变量设置为用户或系统变量?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i项目导航器:Dr.Watson关于JHDPARSE.EXE异常:访问违例(0xC000 000),地址:0x00 416146
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
3.1i核心生成器——当XLIN XCORILB用NC-VHDL编译时,LFSRIV1VY0.VHD报告“错误21:预期类型整数的局部静态表达式。”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i CPLDFIT -在多级逻辑优化期间,fitter挂起而不报告警告或错误。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
如果硬宏包含部分路由的TBUF网络,则4.1i VIETEX-E PAR路由器崩溃。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
61i TrCE-一个由CLK约束的路径在定时报告和TimeExcel中被不同地报告。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i NGDBug——“内部错误:可移植性:PosixFielim.C:422: 1.18 – PotoFieliMPE:太多的打开文件(XMelHelpS,121)”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VilTEXII/II II Pro – Xilinx何时支持SelectLink为ViTEX II?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i时序分析器-为什么没有时钟歪斜报告在我的时间报告?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i核心生成器——用双/单端口块存储器综合ISE设计,导致了“错误:XST:1024—MexyYyPosiv.VF线33”。没有命名为“Celk’”的端口
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
当HDL Bencher打开时,HDL Beuner-TestBooT波形(TBW)仿真过程挂起。
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
信号完整性和PCB -我如何确定FPGA输出的过渡时间?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.6 FPGAExpress-当综合优化从速度改变为区域,速度报告中的优化报告
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i安装- FPGA Express在安装过程中挂起。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.6 FPGAExpress-当优化努力被设置为“低”,优化报告说,优化努力水平是“高”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1I核心发生器-乘法器V3Y0在CE低时不能正常工作
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEX/E回放定时信息(XAPP 138)
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
1.1i核心生成器-乘法器核心:矩形和三角形形状之间的风格差异(以前称为“最佳包装”的版本3.1i)
1
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1I跟踪(TrCE)/时序分析器-周期约束正确处理相关时钟。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i ViTEXII PAR路由从BufGMUX到DCM的CLKIN使用本地路由导致大的偏移。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i核心生成器- IP双端口块内存将不允许最小深度为1(PARAM的“非法十进制值”)
“”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I核心发生器3.1IAIP4 -快波7编译LFSRIV1V0.0.VHD文件导致错误
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
AsCycFIFOVIV3O0-编译顺序问题
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
*过时的*3.1i-JTAGProgrammer:“不能明确地确认芯片的状态。验证手动完成的高电平。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
F3.1I-示意编辑器:SC在SC0CON.DLL上引起了一般的保护错误,在08:2221
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61I核心发生器- BITGEN DRC警告:“设计规则:331 -块检查:悬挂F输出。COMP AFIFO/BU7/SP的F配置,但不使用输出。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViTEXII映射-崩溃发生时,PAD驱动BuffgMUX和DCM。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1IXFLASH——如何在XFLUX编译中包含核心生成器批处理模式
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i安装-ISE在CD安装期间出现错误,并且项目导航器不在国际语言版本的Windows上运行
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
215
216
217
218
219
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
422
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则