首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 419
关注 119
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiReedReed-Solomon——Xilinx RS核心能实现ISS 308规范吗?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i时序分析器/跟踪(TrCE)-通向和来自块RAM的路径被错误地约束(BrimsSpura)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i VIETEX-E标准使用UsLoWixW线影响运行时间和QOR
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i基础基础通过网络运行?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i Service Poad安装-取消Service PACK安装提供消息“安装成功完成”。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i VIETER PAR错误:位置:1613设计对象(TMP0(15))不能放置
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1 E-积-用VHDL COREGEN和示意图仿真的流程是什么?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
引线连接器和接线柱的电缆-多线电缆规格和尺寸
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i SP1:在安装Service PACK后,一些应用程序(MAP,PAR等)列出了D.19而不是D.20。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i CPLD TAGEng-当处理时序约束时,无法扩展通配符[*]
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i VIETER PAR警告:位置1795:源组件的放置必须在与输出LVDS对相同的CLB列中
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViReX-E映射-“FATALL错误:NCD:BasnCult.C:249:1.1522.1-找不到BEL……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
CPLD XC9500 XL -XC9500 XL器件(任何密度)在上电后无法正确配置
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
CPLD XC9500—XC9500器件(任何密度)在上电后无法正确配置。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
V1.0数控振荡器核心VIO文件中XILNX-CORIELB行为模型的3.1I COREGEN不正确路径
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3×x FPGA Express,3.1i ngdBug -“错误:NGDBug:455 -逻辑网XXXX”有多个驱动程序
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3 X FPGAExpress- FPGAExpress不正确推断BUFGs
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i DYIP1 VIETEX II,核心生成器-输出初始化为单端口块RAM VHDL行为模型不正确
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
* ObSeleT*3.1i JTAGProgrammer- Watson博士在试图生成一个SF程序器件时遇到的错误
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
* ObSeleT*3.1i JTAGProgrammer-当“写保护”被选中时,校验和将不匹配。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
* ObSeleT*3.1i XC1800 JTAGProgrammerXC1804在ISP模式下运行完毕
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
3.1I COREGEN XCC不正确实现字符串比较
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I SP1-3.1I Service PACK 1更新
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i基础- HDL语言辅助窗口为空
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i DYIP1核心生成器-旧COE文件将不适用于基于分布式内存和RAM的移位寄存器核
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1I COREGEN基础ISE符号文件不为单/双端口块RAM内核生成的系数文件。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
91i ViTEX-MAP-在VITEX部分中如何禁用SRL16推断?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
FPGA配置——Xilinx是否支持I2C配置标准?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1个产品,LogiBuxx——我如何在ViewDraw的自定义菜单中添加LogiBuxx?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1I CiGeN-Car发生器不能产生大的磁心。
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
245
246
247
248
249
…
368
下一页
跳转
119人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
419
阅读
24.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则