首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 391
关注 112
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Windows 7 – 在ChipScope核心上运行时“NGC2EDIF已停止工作”
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
CPLD ISE 14.7 – 当我执行Post FIT仿真时,为什么有些信号显示为“X”?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
12.2,Spartan-6,IBERT-IBERT核心在配置后需要很长时间才能启动
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
12.1 EDK – 如何减小ELF文件的大小?
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
System Generator – FIR Compiler v5.0 – 在FIR编译器中定义系数有哪些方法?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
LogiCORE IP峰值消除波峰因数降低(PC-CFR) – 迭代次数是什么意思?
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
LogiCORE IP DUC / DDC编译器v1.0-如果我的目标是Virtex-6Q -1M speedgrade,为什么会收到有关无效频率的错误消息?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
Logicore峰值消除CFR(PC-CFR)v2.0 – 数据表未显示核心的延迟。如何确定延迟?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Project Navigator – 如何在打开特定项目的命令行中打开Project Navigator?
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
ModelSim PE学生版 – 支持ModelSim学生版
1
xilinx_wiki
7年前发布
206
0
0
xilinx_wiki
12.2文本编辑器 – 在ISE文本编辑器中,CTRL +箭头快捷方式无法正常工作
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
12.1 / 12.2 ChipScope Pro – IBERT – GTH线路速率限制为6.6 Gb / s
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
12.1 PlanAhead – 在Spartan-6的GCLK站点上将引脚连接到OSERDES2时报告的错误
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
12.1 EDK – 我的EDK仿真不起作用
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
Project Navigator – 通过Tcl将文件添加到VHDL库
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
LogiCORE CPRI v3.1 – 12.1的发行说明和已知问题
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
LogiCORE IP CPRI – 发行说明和已知问题
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
LogiCORE OBSAI v4.1 – 12.1的发行说明和已知问题
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
LogiCORE IP OBSAI – 发行说明和已知问题
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
12.1 EDK – 当存储库中有自定义pcore时,IP目录不显示pcores
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Virtex-6 FPGA设计助手 – 在Virtex-6 FPGA中设计Block RAM和FIFO结构
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
LogiCORE DUC / DDC编译器v1.1 – IP是否支持LTE和TD_SCDMA以外的Air接口?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Virtex-6 FPGA GTX收发器 – 需要什么值的外部交流耦合电容?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
MIG Spartan-6 MCB – 校准输入端接IBIS仿真
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Video Scaler v3.0 – 为什么intr_output_error在仿真开始时意外断言?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
12.1 PACK – “错误:打包:1560 – 寄存器”xx“具有属性IOB = FORCE,但未打包到OLOGIC组件中”
1
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
DUC / DDC编译器主答复记录的设计咨询
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
PartGen – PartGen是否支持CoolRunner-II器件
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
Virtex-6 FPGA GTH收发器:有关T_BLOCK_TYPE的ES勘误表项目的说明
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
LogiCORE DVB S2 FEC编码器v2.0- Xilinx是否提供DVB-S.2 FEC解码器?
xilinx_wiki
7年前发布
16
0
0
上一页
1
…
28
29
30
31
32
…
368
下一页
跳转
112人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
391
阅读
23.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则