首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 429
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
13.1 EDK – 当C_DCACHE_ALWAYS_USED设置为1时,必须调用microblaze_enable_dcache()吗?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
如何为PlanAhead运行Tcl脚本?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
PlanAhead – 使用导入源不会将CORE Generator IP(xco文件)添加到PlanAhead项目
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORE FIR编译器v5.0 – 断言时为什么RDY信号保持高电平?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
Planahead – 如何在没有任何限制的情况下运行我的设计来评估我的表现?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
Virtex-7,Kintex-7,13.2,13.3 – GTX IBERT-“错误:Bitgen:342”在GTX IBERT核心的比特流生成期间发生
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Kintex-7 – 是否可以将VCCAUX_IO设置为2V,但以低于最大值的数据速率运行I / O?
xilinx_wiki
7年前发布
54
0
0
xilinx_wiki
MIG 3.7 Spartan-6 MCB – 由于约束文件中的TIG不正确导致NGDBUILD失败
1
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
Spartan-6 – IODELAY2 BUSY断言/解除断言需要多长时间?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
MIG 3.8 Spartan-6 MCB – 具有挂起模式支持的自刷新需要在Infrastructure.v模块中使用BUFGCE
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Aurora 64b / 66b – 13.2 ISE软件中的BitGen错误
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
Aurora 64B / 66B v6.1 – ISE Design Suite 13.2的发行说明和已知问题
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
MIG 7系列v1.2 – 由于时序模型错误导致PHY硬块上的组件切换限制错误
xilinx_wiki
7年前发布
75
0
0
xilinx_wiki
LogiCORE IP DisplayPort v2.3 – 为什么参考设计有时序违规?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
MIG 7系列v1.2 v1.3 – 由于时序模型错误导致PHY硬块出现设置错误
xilinx_wiki
7年前发布
77
0
0
xilinx_wiki
13.1 EDK – AXI_PLBv46_Bridge – AXI和PLB上的突发长度不匹配
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Artix-7,Virtex-7 XT – 什么版本的Precision支持这些器件?
xilinx_wiki
7年前发布
49
0
0
xilinx_wiki
LogiCORE OBSAI – 工具脚本失败,出现“ERROR:Xst:1817 – 目标器件7v285t无效”
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE CPRI v4.1 – 在核心生成器中,IP可以针对Virtex-7 XT系列吗?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORE CPRI v4.1 – “错误:Bitgen:342 – 此设计包含不限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)的引脚”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogiCORE OBSAI v 5.1 – “错误:Bitgen:342 – 此设计包含不限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)”的引脚?
xilinx_wiki
7年前发布
59
0
0
xilinx_wiki
MIG v3.8 Virtex-6 QDRII + – JTAG器件链中未检测到ChipScope内核
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
MIG 3.8 Spartan-6 MCB – MCB的自定义部件允许超出支持的地址空间的范围
xilinx_wiki
7年前发布
71
0
0
xilinx_wiki
用于PCI Express的7系列集成模块 – sys_reset_n没有引脚位置约束
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
MIG 7系列v1.2 – 为兼容的Artix-7器件生成错误的Phaser IN和PHASER OUT约束
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
13.2 – 线速= 3.125 Gbps时,Kintex-7 GTX IBERT – TXOUT_DIV和RXOUT_DIV设置为错误值
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
MIG 7系列 – 即使不使用“内部VREF”,也会选择VREF引脚
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
Virtex-6 GTX IBERT – 如何在IBERT内核中的系统时钟上启用DIFF_TERM
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
Virtex-6 GTX IBERT – 必须始终为某些QUAD实例化以使GT正常工作
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
RXAUI v2.1和XAUI v10.1 – 为什么在针对Virtex-7或Kintex-7器件时,示例设计在bitgen中失败
xilinx_wiki
7年前发布
25
0
0
上一页
1
…
50
51
52
53
54
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
429
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则