首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 429
关注 123
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
PlanAhead – 启动PlanAhead失败,出现应用程序错误:应用程序无法正确初始化(0xc0150002)
1
xilinx_wiki
7年前发布
56
0
0
xilinx_wiki
13.2 PlanAhead – 自定义命令如果更改运行过程,则无法提交更改
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
13.3 PlanAhead – RTL设计缺少功率估算在PlanAhead中不可用
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
PlanAhead – 在Tcl控制台中使用“man”命令会产生乱码
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
13.2 PlanAhead – 错误:[Runs-51]无法创建run dir
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
LogiCORE Video Scaler v3.0,v4.0 v5.0 – 为什么在使用带实时模式输入的pCore接口时,EDK中的frame_rst输出信号不可用?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
13.4 PlanAhead – “ERROR:IPData’xilinx.com:ip:’addPart发现重复的ISE系列:aartix7”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogiCORE Video Scaler v3.0,v4.0,v5.0 – 为什么Video Scaler无法完成大于2048 x 2048的输出帧的处理?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
PlanAhead – 架构向导在IP目录中不可用
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.3 PlanAhead – [] [] [] [] …在实现运行加载期间显示
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
PlanAhead – PlanAhead不支持Bank约束
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
13.4 PlanAhead – 在I / O规划中删除部件兼容性设置不起作用
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
13.2 PlanAhead – 当我尝试移动源文件时,该工具挂起
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
PlanAhead – “ERROR:[Common-183]无法打开句柄planAhead.jou。”从Windows 7上的根目录启动时
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
PlanAhead – 尝试在指向已删除端口的指针上设置LOC属性会导致意外错误
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
13.2 PlanAhead – [约束5]无法在站点U36找到终端’my_sig_P’,GT的时钟信号无效站点
xilinx_wiki
7年前发布
49
0
0
xilinx_wiki
13.3 PlanAhead – 无法删除在列选择模式中选择的文本
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
PlanAhead – 如何在PlanAhead中打开部分布线设计?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
13.3 PlanAhead – 13.3的PlanAhead Tutorials链接打开13.2教程,而不是13.3教程
xilinx_wiki
7年前发布
45
0
0
xilinx_wiki
13.3 PlanAhead – 在Windows 64位计算机上使用32位PlanAhead工具实现设计时内存不足
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
13.3 PlanAhead – “错误:[PlanAhead-414]项目档案已中止”
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Virtex-6 GTX – 8B10B和DFE自动模式
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 当强制重新初始化发生时,核心不会重新启动IDLE序列选择
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 核心是否支持XC7K160T-1FBG676?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 当收到无效字符时,核心不会丢失同步
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 当port_init掉线时,核心发送包含重叠ackID的数据包
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.2 – 当ALIGN错误发生时,核心意外地进行训练
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
LogiCORE IP XAUI v10.1 / v10.2 – 在Kintex-7和Virtex-7初始或通用ES器件上进行数据传输时,sync_status置为无效
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
13.3 PlanAhead – 当我在Netlist视图中选择基元时发生内部异常
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
ISE Map – 错误:LIT:693 – 阻止’MMCME2_ADV符号
1
xilinx_wiki
7年前发布
27
0
0
上一页
1
…
62
63
64
65
66
…
368
下一页
跳转
123人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
429
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则