首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 429
关注 123
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiCORE LTE RACH Detector v1.0 – 物理根序列的范围是多少?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
MIG 7系列v1.4 DDR3 – 为多控制器设计生成非布线设计
xilinx_wiki
7年前发布
49
0
0
xilinx_wiki
LogijCORE LTE RACH Detector v1.0 – 载波频率FC的数据宽度是多少?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Aurora 64B / 66B v6.2 – ISE Design Suite 13.4的发行说明和已知问题
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Aurora 8B / 10B v5.3 – ISE Design Suite 13.4的发行说明和已知问题
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
13.4及更早版本 – Virtex-7和Kintex-7 – 具有562.5 MHz refclk的GTX IBERT内核可能导致映射错误
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
ChipScope IBERT,Virtex-6 GTX – RX采样点滑块不能用于PLL_DIVSEL_OUT设置为2或4
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
ISim – 仿真波形的可用性
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP RXAUI v2.2 – 13.4 ISE软件的发行说明和已知问题
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
LogiCORE IP QSGMII – 1.x的发行说明和已知问题
xilinx_wiki
7年前发布
62
0
0
xilinx_wiki
MIG 7系列DDR3 – 多控制器设计无法在MIG中生成
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
MIG 7系列(所有设计) – 系统/参考时钟引脚不能在两个组Zynq器件中选择
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
用于PCI Express的Virtex-6 FPGA集成模块 – 适用于所有AXI接口版本的发行说明和已知问题
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
RXAUI v2.2 – 针对Kintex-7和Virtex-7器件时Marvell模式下的定时失败
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
用于PCI Express的7系列集成模块 – 自定义GUI中的MSI-X表格大小字段应输入为十进制数字
1
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
VCS VHDL GT向导 – 生成不正确的“ucli_commands.key”文件
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
14.3 PlanAhead – ngc2edif错误 – [ERROR-105]解析错误…’Xilinx ngc2edif’无法正确写入EDIF文件
xilinx_wiki
7年前发布
44
0
0
xilinx_wiki
如何转储或导出ChipScope ILA捕获的数据以及支持的格式是什么?
xilinx_wiki
7年前发布
145
0
0
xilinx_wiki
MIG 7系列QDRII + / RLDRAMII – 调试端口禁用时,create_ise.bat / .sh失败
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
MIG v3.91 Virtex-6 DDR3 / DDR2 – 72位和144位AXI Lite设计使用ModelSim进行仿真失败
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
AutoESL – 代码为包含#define的代码传递非AutoESL编译器时发出的语法错误
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
7系列XADC的设计咨询 – 使用XADCEnhancedLinearity BitGen选项
1
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
13.4 PlanAhead – UCF中定义的引脚分配LOC约束未显示在PlanAhead 13.x的I / O端口窗口的站点列中
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
LogiCORE IP XAUI v10.2 – GUI无法正确限制20G数据速率和非802.3状态机的选择
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
13.3 SDK – 启动程序时出现意外错误 – ELF验证错误
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Kintex-7 FPGA KC705 Base TRD – DMA性能问题
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
PlanAhead – 在安装ChipScope Wizard后在RTL中实例化ILA核心时open_netlist_design时出错
1
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD) – OSD是否支持不同的输入帧大小和速率?
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
13.4 EDK – 中断连接对话框不显示外部中断端口
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
MIG 7系列v1.4 DDR3 – 双列支持
xilinx_wiki
7年前发布
5
0
0
上一页
1
…
64
65
66
67
68
…
368
下一页
跳转
123人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
429
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则