首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
PowerPC440 – PLB外设可以在相同的128MByte MCI地址范围内
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
7系列FPGA GTX / GTH收发器 – 四路使用优先级信息/ RCAL主站
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
13.4 EDK,axi_plbv46_bridge – 在写入数据阶段,网表仿真挂起
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
13.3 XPS:错误:NgdBuild:自定义IP网表中的604
1
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
PlanAhead – 在哪里可以找到PlanAhead工具的教程?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
7系列MIG DDR3 / DDR2的设计咨询 – 更新了CKE和ODT的引脚布局规则;必须验证现有的UCF
xilinx_wiki
6年前发布
37
0
0
xilinx_wiki
LogiCORE IP视频去隔行器v1.0 – 如何为Video DeInterlacer生成仿真模型?
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
XtremeDSP开发套件Virtex-5 – 在哪里可以找到有关该板的信息?
xilinx_wiki
6年前发布
59
0
0
xilinx_wiki
MIG 7系列DDR2 / DDR3 – 内存控制器延迟
xilinx_wiki
6年前发布
50
0
0
xilinx_wiki
13.1,13.2,13.3,13.4 Kintex-7,Virtex-7 – GTX IBERT在使用32位DATA_WIDTH时不起作用
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
MIG 7系列v1.4 DDR2 / DDR3 – OCLK_DELAY校准
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
Virtex-7,Kintex-7 – 在GTX IBERT中使用KC705或VC707“板配置设置”对系统时钟使用不正确的I / O标准
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
45656 – 13.4 – Kintex-7 – GTX IBERT – 使用通用ES芯片时,QPLL不会锁定8 Gb / s线速
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
13.3 ChipScope Pro插入器 – 使用WebPACK工具时,针对Spartan-6器件会导致“错误:安可:175 ……”
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
NGDBuild – NGDBuild:605 – 逻辑块…
1
xilinx_wiki
6年前发布
182
0
0
xilinx_wiki
Virtex-6 FPGA GTH收发器向导v1.10 – 发行说明和已知问题
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
LogiCORE LTE RACH Detector v1.0 – 数据表中描述的根序列是物理根序列索引还是逻辑根序列索引?
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
LogiCORE LTE RACH Detector v1.0 – 物理根序列的范围是多少?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
MIG 7系列v1.4 DDR3 – 为多控制器设计生成非布线设计
xilinx_wiki
6年前发布
46
0
0
xilinx_wiki
LogijCORE LTE RACH Detector v1.0 – 载波频率FC的数据宽度是多少?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Aurora 64B / 66B v6.2 – ISE Design Suite 13.4的发行说明和已知问题
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
Aurora 8B / 10B v5.3 – ISE Design Suite 13.4的发行说明和已知问题
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
13.4及更早版本 – Virtex-7和Kintex-7 – 具有562.5 MHz refclk的GTX IBERT内核可能导致映射错误
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
ChipScope IBERT,Virtex-6 GTX – RX采样点滑块不能用于PLL_DIVSEL_OUT设置为2或4
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
ISim – 仿真波形的可用性
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
LogiCORE IP RXAUI v2.2 – 13.4 ISE软件的发行说明和已知问题
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
LogiCORE IP QSGMII – 1.x的发行说明和已知问题
xilinx_wiki
6年前发布
59
0
0
xilinx_wiki
MIG 7系列DDR3 – 多控制器设计无法在MIG中生成
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
MIG 7系列(所有设计) – 系统/参考时钟引脚不能在两个组Zynq器件中选择
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
用于PCI Express的Virtex-6 FPGA集成模块 – 适用于所有AXI接口版本的发行说明和已知问题
xilinx_wiki
6年前发布
10
0
0
上一页
1
…
63
64
65
66
67
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则