首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
13.3 – ISIM:断言致命错误
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
如何在“VHDL – 提示和技巧”中将STD_LOGIC_VECTOR转换为整数?
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
ChipScope Analyzer – 当CDC和Bit文件位于包含空格的目录中时,网络名称未正确导入
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
Logicore SRIO v5.6 – 当收发器位于左下角或左上角时很难满足时序要求
xilinx_wiki
6年前发布
46
0
0
xilinx_wiki
13.3 PlanAhead – 千兆位收发器的资源估算不正确
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
LogiCORE IP DisplayPort v2.3 – 当尝试定位Kintex-7 FPGA时,为什么在热插拔检测(HPD)引脚的MAP中出现错误?
1
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
13.3 SysGen – 为什么SysGen / Matlab会挂起或需要很长时间才能启动?
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Virtex-6 FPGA GTH收发器 – 使用PRBS_ERR_CNT_LANE和PRBS_TIMER_LANE寄存器
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
AutoESL – 当为管道指令应用“rewind”选项时,嵌套循环的实现不正确
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
13.3 ISIM – 内部错误:未正确安装点对点以太网协同仿真代理。
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Spartan-3A / AN / ADSP – VS引脚始终上拉
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Kintex-7和Virtex-7 FPGA GTX收发器的设计咨询 – 通用工程样品(ES)芯片的属性更新,问题和解决方法
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
13.3 EDK – 系统组件视图中不可编辑未连接的端口。
1
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
ChipScope GTX IBERT,Virtex-5 FXT / TXT – 对DFETAP值执行扫描测试无法正常工作
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
13.2 PlanAhead – 三重SDI核心结果;错误:HDLCompiler:104 …在库中找不到
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
PlanAhead – Tcl vwait命令阻止CTRL-C中断
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
LogiCORE IP XAUI v10.2 – 在7系列GTX IES器件上实现核心所需的更改
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
7系列GTX收发器 – 初始ES到通用ES Silicon GTX迁移
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
PlanAhead – 启动PlanAhead失败,出现应用程序错误:应用程序无法正确初始化(0xc0150002)
1
xilinx_wiki
6年前发布
56
0
0
xilinx_wiki
13.2 PlanAhead – 自定义命令如果更改运行过程,则无法提交更改
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
13.3 PlanAhead – RTL设计缺少功率估算在PlanAhead中不可用
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
PlanAhead – 在Tcl控制台中使用“man”命令会产生乱码
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
13.2 PlanAhead – 错误:[Runs-51]无法创建run dir
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
LogiCORE Video Scaler v3.0,v4.0 v5.0 – 为什么在使用带实时模式输入的pCore接口时,EDK中的frame_rst输出信号不可用?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
13.4 PlanAhead – “ERROR:IPData’xilinx.com:ip:’addPart发现重复的ISE系列:aartix7”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
LogiCORE Video Scaler v3.0,v4.0,v5.0 – 为什么Video Scaler无法完成大于2048 x 2048的输出帧的处理?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
PlanAhead – 架构向导在IP目录中不可用
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
13.3 PlanAhead – [] [] [] [] …在实现运行加载期间显示
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
PlanAhead – PlanAhead不支持Bank约束
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
13.4 PlanAhead – 在I / O规划中删除部件兼容性设置不起作用
xilinx_wiki
6年前发布
9
0
0
上一页
1
…
61
62
63
64
65
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则