首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
14.1 – U-Boot无法正确识别QSPI N25Q128(3V)
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
PlanAhead – 如何将PlanAhead HDL目标语言从Verilog更改为VHDL,反之亦然?
2
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD)v5.00.a – 为什么我无法定位7系列低功耗器件?
xilinx_wiki
6年前发布
34
0
0
xilinx_wiki
LogiCORE IP视频缩放器,软件驱动程序v4.00.a – 为什么在EDK中使用Video Scaler pCore驱动程序时我的软件会挂起?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
Zynq-7000 – 14.1 / 14.2 Xilinx QSPI编程工具(SDK和iMPACT)支持外部环回功能设计
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD) – 软件驱动程序v2.00.a – 为什么软件驱动程序在更新到最新版本的ISE Design Suite后停止使用我的视频屏幕显示(OSD)核心?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
EDK 14.2 – INSTANCE:axi_interconnect_2,PORT:S_AXI_AWUSER,CONNECTOR:axi_interconnect_2_S_AWUSER – 分配给2位宽端口的4位宽连接器
2
xilinx_wiki
6年前发布
25
0
0
xilinx_wiki
14.2 – SDK – SDK是否允许Digilent USB JTAG电缆的序列号和速度?
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
警告:警告 – [TFIPC]当我仿真我的MIG 7系列设计时,实例端口连接太少意味着什么?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
13.4 – XPS – 是否支持自定义图形和链接到配置IP GUI以支持自定义IP核(CIP)?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
许可 – “错误:安全:12 – 没有’xx7xxxxx’功能版本2012.07可用(-5),……”
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
2012.2许可 – 2012年不支持器件特定许可.2 Vivado流程?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
14.2 PlanAhead – 将I / O引脚规划项目保存到新的UCF文件会导致java.lang.NullPointerException
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Xilinx MIG 7系列解决方案中心 – 设计助手
xilinx_wiki
6年前发布
21
0
0
xilinx_wiki
14.4 ISE – 帮助查看器不适用于日语操作系统
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Xilinx MIG 7系列解决方案中心设计助手 – 硬件使用和调试
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
14.2项目导航器 – “设计目标和策略”中只有Zynq器件可以使用“平衡”设计目标
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Vivado – link_design与synth_design Tcl命令
xilinx_wiki
6年前发布
231
0
0
xilinx_wiki
Vivado综合设计助手 – SystemVerilog数据类型支持
xilinx_wiki
6年前发布
174
0
0
xilinx_wiki
Vivado – 将ISE设计导入Vivado会导致Java错误:“java.lang.NumberFormatException:对于输入字符串:”0,8“
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
LogiCORE IP视频去隔行器的设计咨询主答复记录
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Vivado实现 – BUFMR和BUFR在同一时钟区域之间的未布线网络
xilinx_wiki
6年前发布
301
0
0
xilinx_wiki
14.2Place – ERROR:布局:1388 – 无法安排的位置!已发现BUFDS / GT时钟组件对未放置在可路由的BUFDS / GT站点对上。
1
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 使用ECC_TEST =“ON”时出现“ERROR:HDL编译器:532 – 索引<71>超出范围[63:0]信号”
1
xilinx_wiki
6年前发布
60
0
0
xilinx_wiki
Vivado综合设计助手 – 帮助SystemVerilog支持
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
Artix-7 FPGA GTP收发器的设计咨询 – 初始/通用工程样品(ES)芯片的属性更新,问题和解决方法
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
Zynq-7000 SoC – USB驱动程序支持和OTG版本
xilinx_wiki
6年前发布
82
0
0
xilinx_wiki
2012.3许可 – 我可以获得Vivado工具的试用版或评估许可证吗?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC的设计咨询,APU – L2缓存操作需要编程slcr.L2C_RAM寄存器
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
Zynq-7000 SoC的设计咨询 – VCCPLL灵敏度
xilinx_wiki
6年前发布
14
0
0
上一页
1
…
82
83
84
85
86
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则