首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
mscststs
2年前更新
2次阅读
关注
Verilog学习笔记
取某个信号的上升沿或下降沿信号
取一个信号的上升沿或下降沿信号，可以通过将信号delay后，然后将原信号和delay信号，通过不同...
评分
回复
分享
Jackle910
2年前更新
2次阅读
关注
FPGA学习-m序列信号发生器
1.m序列简介
m序列是目前广泛应用的一种伪随机序列，其在通信领域有着广泛的应用，如扩频通信，卫星通信的码分多址，数字数据中...
评分
回复
分享
Charlie_Jade
2年前更新
2次阅读
关注
ADC内部原理知道吗？
01 前言用了这么久ADC,从没细看过ADC的内部原理和如何获得最佳精度，今天看到一篇ST的官方文档讲的不错，这里整理分享给大家。02...
+3
评分
回复
分享
Poison
2年前更新
2次阅读
关注
PCIe架构概述（三）
设备层简介
PCIe定义了分层的架构，如图2-12所示。可以将这些层在逻辑上拆分为两个独立运行的部分，因为它们各自具有用于发出信...
+2
评分
回复
分享
littleLyon
2年前更新
2次阅读
关注
为什么以及如何使用聚合物铝电容器为 CPU、ASIC、FPGA 和 USB 有效供电
在设计 USB 电源以及电子系统和子系统（包括 IC、特定应用 IC (ASIC)、中央处理器 (CPU) 和现场可编程门阵列 (FPGA)）的功率输...
+2
评分
回复
分享
jenmyliu
2年前更新
1次阅读
关注
FPGA入门-查找表结构和乘积项结构
查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线...
+3
评分
回复
分享
mscststs
2年前更新
1次阅读
关注
verilog基础—规范化参数定义parameter
采用parameter可以让程序变得可维护性，所以在verlog中，尽量在有数据可能发生变动的地方，设置为parameter，以免以后又从头开始...
+3
评分
回复
分享
followWinter
2年前更新
1次阅读
关注
FPGA芯片简介
在介绍FPGA芯片之前，首先介绍一下等效电路。
先解释一下“等效”。等效是指效用相同。通俗的解释就是不关心过程，结果是相同的...
+14
评分
回复
分享
ipqsn
1年前更新
0次阅读
关注
Modelsim的仿真之路（结束篇之波形比较）
前言
有备份习惯的人都会在遇到一些问题时，把备份前后的内容进行比较，用以了解改动的地方是否为该问题的导致因素。
在仿真上，...
+18
评分
回复
分享
jenmyliu
2年前更新
0次阅读
关注
FPGA学习-从D触发器的角度说明建立和保持时间
从D触发器的角度说明建立和保持时间.
上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号，...
评分
回复
分享
上一页
1
…
19
20
21
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
