首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
mscststs
2年前更新
6次阅读
关注
FPGA基础知识，入门必看！
FPGA全称是Field-Programmable Gate Array，即现场可编程门阵列。
1、跟单片机相比
结构不同： 1.1、单片机的引脚、资源以...
+2
评分
回复
分享
Poison
2年前更新
6次阅读
关注
High Speed Serdes 技术概述（三）
1.3.4 差动驱动器
差分驱动级是一个模拟电路，用于驱动差分信号的真信号和补信号。输出数据的驱动必须使抖动最小化。在一些...
+5
评分
回复
分享
mscststs
2年前更新
5次阅读
关注
PCIe传输速率和可用带宽(吞吐量)计算
几个概念：
传输速率为每秒传输量GT/s，而不是每秒位数Gbps，是因为传输量包括不提供额外吞吐量的开销位，比如PCIe 1x和PCIe 2x...
评分
回复
分享
vishva
2年前更新
5次阅读
关注
异步FIFO（二）
上一篇文章主要讲解了FIFO的一些概念，这篇文章主要讲解VHDL代码。
代码一共有放在7个文件中，其中一个是测试文件，一个package...
+8
评分
回复
分享
Poison
2年前更新
5次阅读
关注
如何设计逐次逼近型ADC驱动电路
文章来自德州仪器官网
作者：Jenson Fang
逐次逼近型（SAR）ADC是在在工业，汽车，通讯行业中应用最广泛的ADC之一，例如电机电流...
+19
评分
回复
分享
Sahara
2年前更新
5次阅读
关注
System Verilog中fork…join、join_none和join_none的用法和解析
标准的Verilog对语句有两种分组方式——使用begin…end或fork…join，begin…end中的语句以顺序方式执行，而fork…join中的语句则以并发方式执行。后者的不足是必须等fork…join内的所有语句都执行完以后才能继续块内后续的处理。因此，在Verilog的测试平台中...
评分
回复
分享
Poison
2年前更新
5次阅读
关注
PCIe架构概述（四）
PCIe专题非报告事务普通读：图2-18显示了一个从端点发送到系统内存的内存读取请求的示例。有关TLP内容的详细讨论，请参阅第5章，...
+6
评分
回复
分享
Harman
1年前更新
5次阅读
关注
Verilog:模块结构/assign/always[学习笔记day3]
1 模块结构
Verilog的基本设计单元是：模块(block)
Verilog模块的结构由在module与endmodule关键词之间的4个重要部分组成： 端口...
评分
回复
分享
jenmyliu
2年前更新
5次阅读
关注
FPGA开发流程每一环节的物理含义和实现目标
FPGA的开发流程是遵循着ASIC的开发流程发展的，发展到目前为止，FPGA的开发流程总体按照图1进行，有些步骤可能由于其在当...
+15
评分
回复
分享
alienzhou
2年前更新
5次阅读
关注
FPGA结构(1)
FPGA
结构
设计能够成功的关键是要对FPGA结构、功能、可用资源和局限性有一个很好的了解。本则将以Xilinx Virtex-6系列为例，简...
评分
回复
分享
Sahara
2年前更新
5次阅读
关注
FPGA学习— Verilog快速入门
Verilog HDL（Hardware Description Language）是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，具有灵活性高、易学...
+21
评分
回复
分享
Poison
2年前更新
5次阅读
关注
Constraint I/O Delay
About Constraining I/O Delay
为了精确对外部时序进行建模，必须要给出input和output端口的时序信息。因为Vivado仅能给出FPGA内部的时序信息，所以工程师需要用以下命令具体指出FPGA外部的时序延迟信息。
• set_input_delay
• set_output_delay
评分
回复
分享
comehope
2年前更新
5次阅读
关注
FPGA 基本模块的主要功能
1．可编程输入/输出单元（I/O 单元）
FPGA 的 I/O 单元被划分为若干个组（Bank），每个 Bank 的接口标准由其接口电压 VCCO 决定...
评分
回复
分享
Jackle910
2年前更新
4次阅读
关注
FPGA学习-FIFO使用小结
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，或者用于不同数据宽度之间的数据匹配。在实际的工程应用，可以根据需要...
+2
评分
回复
分享
Lanneret36
1年前发布
4次阅读
关注
ISE开发FPGA时以原理图为顶层设计，突然间打不开顶层文件
ISE开发FPGA时以原理图为顶层设计，突然间打不开顶层文件，不知怎么回事？
评分
回复
分享
littleLyon
2年前更新
4次阅读
关注
滤波器的功能和分类
滤波器是一种选频装置，可以使信号中特定的频率成分通过，而极大地衰减其它频率成分。在测试装置中，利用滤波器的这种选频作用，可以滤除干扰噪声或进行频谱分析。
广义地讲，任何一种信息传输的通道（媒质）都可视为是一种滤波器。因为，任何装置的响应特性...
评分
回复
分享
Sahara
2年前更新
4次阅读
关注
移位寄存器（左移、右移、双向）的Verilog实现
移位寄存器（左移、右移、双向）的Verilog实现
移位寄存器的功能和电路形式较多，按移位方向分有左移、右移、和双向移位寄存器；...
评分
回复
分享
jenmyliu
2年前更新
4次阅读
关注
FPGA静态时序分析—IO口时序
1.1 概述 在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛...
+5
评分
回复
分享
Poison
2年前更新
4次阅读
关注
FPGA复位信号设计讨论
复位概述复位作为电子系统中最常见的信号同时也是最重要的信号，它对工程师整体的设计表现有着极大的影响。复位信号可能深刻影响...
评分
回复
分享
sigstar
1年前更新
4次阅读
关注
FPGA：逻辑函数的代数法化简
文章目录 逻辑函数的最简形式 逻辑函数的代数化简法 并项法 吸收法 消去法 配项法 示例1 示例2
逻辑函数的最简形式
1．化简逻辑...
评分
回复
分享
yinhk
2年前发布
4次阅读
关注
FPGA开发 TCL 常用命令
pwd获取当前目录cd进入目录glob 返回模式匹配的文件名， 经常用来列目录。用法示例
评分
回复
分享
Incess
2年前更新
4次阅读
关注
FPGA时钟系统的移植
ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构。ASIC设计需要采用诸如时钟树综合、时钟延迟匹配等方式对整个时钟结构进行...
评分
回复
分享
ipqsn
2年前更新
4次阅读
关注
数字ic基础-FPGA中的memory and block ram
am：random access memory
FPGA中存储数据的几种方式
1.DFF 也就是D触发器，但只保存1bit，数据大了浪费资源
2.利用look up tab...
+2
评分
回复
分享
wanakaka
2年前发布
3次阅读
关注
FPGA学习-FPGA中逻辑复制
在FPGA设计中经常使用到逻辑复制，逻辑复制也用在很多场合。1． 信号驱动级数非常大，扇出很大，需要增加驱动力 逻辑复制...
评分
回复
分享
ipqsn
1年前更新
3次阅读
关注
Modelsim的仿真之路（Memory小技能）
续上
许久没更新了，间歇性来写写，还是继续Modelsim中关于内存的操作，涉及的文件可在文末自行获取，本篇对应memory的文件夹。
...
+30
评分
回复
分享
Cryingcat
1年前更新
3次阅读
关注
Fsm 有限状态机 实现串口
Fsm serial
在许多（较早的）串行通信协议中，每个数据字节都与一个起始位和一个停止位一起发送，以帮助接收器从比特流中划定字...
评分
回复
分享
weakish
1年前更新
3次阅读
关注
FPGA：逻辑代数的基本公式和规则
文章目录 逻辑代数的基本公式 基本公式 常用公式 示例 逻辑代数的基本规则 代入规则 反演规则 对偶规则
逻辑代数的基本公式
基本...
评分
回复
分享
Firmware
5个月前发布
3次阅读
关注
XCELIUMMAIN23.03.002（含patch）
该帖子内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
mscststs
2年前更新
3次阅读
关注
芯片架构师需要思考的一些问题
我们认为半导体世界中的许多事情是理所当然的，但如果几十年前做出的某些决定不再可行或最优了，我们应该怎么办？我们看到了一个...
评分
回复
分享
Poison
2年前更新
3次阅读
关注
PCIe架构概述（五）
物理层
概述
物理层是PCIe的最低层次，TLP和DLLP类型的数据包都从数据链路层转发到物理层，以通过链路进行传输，然后转发到接收...
+2
评分
回复
分享
上一页
1
…
18
19
20
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![Verilog:模块结构/assign/always[学习笔记day3]-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/01/91673777405.png)
![Verilog:模块结构/assign/always[学习笔记day3]-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/01/71673777408.png)
