首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 615
互动 476
关注 64
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
chipdebug
4年前更新
27次阅读
关注
请问一下海德汉endat2.2协议中哪部分是绝对位置数据？
原作者：本站malong发布， 建议malong把完整的手册发出来看看。使用海德汉光栅尺编码器（ENDAT2.2）测试绝对位置数据时，协议包...
评分
回复
分享
Poison
4年前更新
27次阅读
关注
LDO需要关注的重要指标
以下内容来自：ADI智库
LDO 有哪些关键指标，其定义是什么？
输入电压范围：
LDO 的输入电压范围决定了最低的可用输入电源电压。指标可能 提供宽的输入电压范围，但最低输入电压必须超过压降加上想要的输出电压值。例如， 150mV 的压降对于稳定的 2.8V 输出来...
评分
回复
分享
alienzhou
3年前更新
27次阅读
关注
FPGA设计中如何才能不出现Latch锁存器
在进行FPGA设计的过程中，经常会在编译程序时发现有一些warning提示生成了一些latch,而且一般FPGA的设计规则也不建议有latch生成。那么，latch究竟是什么东西呢？如果在FPGA设计中不允许latch中现，又如何避免呢？1 锁存器、触发器和寄存器的比较（1）锁存器...
评分
回复
分享
Noah
2年前发布
27次阅读
关注
功能仿真怎么查看内部信号
JLSF是工程顶层文件名DataTransform16_16是被JLSF例化的一个模块DataTransform16_16中的寄存器[15,0]Com信号，且不是该项目的输...
评分
回复
分享
xiemenga11
8年前发布
26次阅读
关注
MB调试iic时，用chipscope抓取iic inout信号出现问题请教
请教大神，MB调试iic时，用chipscope抓取iic inout信号出现问题，三态buf在MB内，有人遇到过没
评分
回复
分享
eurkidu
4年前更新
26次阅读
关注
FPGA流控的一种方式——计算在途数量
最近在项目中遇到一个反压的问题，简化下模型如下图所示。A模块给其他逻辑发送数据，其他逻辑会返回一定量的数据给B模块,且B模块...
评分
回复
分享
wuzhihua2
3年前更新
26次阅读
关注
FPGA状态机中的独热编码（One-hot）Fsm onehot
独热编码即 One-Hot 编码，又称一位有效编码，其方法是使用N位状态寄存器来对N个状态进行编码，每个状态都有它独立的寄存器位，...
评分
回复
分享
Sahara
4年前更新
25次阅读
关注
System Verilog中fork…join、join_none和join_none的用法和解析
标准的Verilog对语句有两种分组方式——使用begin…end或fork…join，begin…end中的语句以顺序方式执行，而fork…join中的语句则以并发方式执行。后者的不足是必须等fork…join内的所有语句都执行完以后才能继续块内后续的处理。因此，在Verilog的测试平台中...
评分
回复
分享
Poison
4年前更新
25次阅读
关注
IIC专题代码篇（二）
三、顶层模块// synopsys translate_off
`include "timescale.v"
// synopsys translate_on
`include "i2c_master_defines.v"
评分
回复
分享
Zack
3年前更新
25次阅读
关注
FPGA之按键控制LED
一、按键开关
1、按键开关（轻触开关）：主要是指轻触式按键开关，属于电子元器件类，使用时以满足操作力的条件向开关操作方向施...
评分
回复
分享
sigstar
3年前更新
24次阅读
关注
FPGA：逻辑函数的代数法化简
文章目录 逻辑函数的最简形式 逻辑函数的代数化简法 并项法 吸收法 消去法 配项法 示例1 示例2
逻辑函数的最简形式
1．化简逻辑...
评分
回复
分享
Harman
3年前更新
23次阅读
关注
VHDL实现动态数码管驱动
目录
简介:
程序设计：
下载验证：
评分
回复
分享
mscststs
4年前更新
22次阅读
关注
芯片架构师需要思考的一些问题
我们认为半导体世界中的许多事情是理所当然的，但如果几十年前做出的某些决定不再可行或最优了，我们应该怎么办？我们看到了一个...
评分
回复
分享
Poison
4年前更新
22次阅读
关注
时序基础概念专题（一）
一、静态时序分析1.1、什么是STA（Static Timing Analysis/静态时序分析）静态时序分析是一种通过对添加延迟的时序路径（包括栅...
评分
回复
分享
邹瑞 eyUK
2年前发布
22次阅读
关注
有偿求助quartus函数信号发生器
纯新手用quartus写的函数信号发生器，在硬件实现出现了问题需要大佬帮忙解答
评分
回复
分享
Poison
4年前更新
21次阅读
关注
IIC专题代码篇（一）
一、IIC主机bit控制// Timing: Normal mode Fast mode
/////////////////////////////////////////////////////////////////////...
评分
回复
分享
fifo
3年前发布
21次阅读
关注
DAC产生刺激信号，求大佬解答
用SPI配置寄存器输出刺激信号，寄存器配置的数据没有问题，ila抓到的时序和返回的数据也都是对的，硬件也没有问题，还有什么地方会有问题啊，想了好几天了，还是没解决？
评分
1
分享
Poison
4年前更新
20次阅读
关注
Constraint I/O Delay
About Constraining I/O Delay
为了精确对外部时序进行建模，必须要给出input和output端口的时序信息。因为Vivado仅能给出FPGA内部的时序信息，所以工程师需要用以下命令具体指出FPGA外部的时序延迟信息。
• set_input_delay
• set_output_delay
评分
回复
分享
Poison
4年前更新
20次阅读
关注
IIC专题原理及应用篇（一）
注：文章是基于IIC的IP核代码
支持三种传输速度：100Kbps，400Kbps，3.5Mbps（需要特殊IO支持）
兼容飞利浦IIC标准
具体代码可以...
评分
回复
分享
Poison
4年前更新
20次阅读
关注
时序基础概念专题（二）
2.2 时序路径的种类
数字逻辑可以分解为许多时序路径，时序路径可以是以下任意一种：
1、寄存器/锁存器的时钟引脚到另一个寄存器...
评分
回复
分享
Incess
4年前更新
20次阅读
关注
FPGA时钟系统的移植
ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构。ASIC设计需要采用诸如时钟树综合、时钟延迟匹配等方式对整个时钟结构进行...
评分
回复
分享
forkwave
3年前更新
20次阅读
关注
verilog小技巧之深度转化为位宽的function
function integer clogb2(input integer depth);begin
if(depth==0)
clogb2=1;
else if(depth!=0)
评分
回复
分享
Mr_taotie
3年前更新
20次阅读
关注
中科大FPGA OL应用：数据选择器、跑马灯
1.四选一数据选择器，Y为输出，D0~D3为输入，S为选择控制，代码如下：
module mux4_case (Y,D0,D1,D2,D3,S); //四选一数据选择器 input D0,D1,D2,D3; input[1:0] S; output reg Y;
always @(S or D0 or D1 or D2 or D3) case(S) 2'b00: Y=D0; 2'b01: Y=D1; 2'...
评分
回复
分享
Zack
4年前更新
19次阅读
关注
锁存器、触发器、寄存器和缓冲器的区别
一、锁存器
锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
锁存器不同于触发器，它不...
评分
回复
分享
geekdechao
3年前更新
19次阅读
关注
axi原子访问
exclusive访问格式：
master先发一个exclusive_read,
(master发出cmd：master先发出exclusive_read(arid,rd_addr)，exclusive_write(awid,wr_addr))
slave回exokay说明访问的slave的地址支持exclusive操作;
评分
回复
分享
littleLyon
4年前更新
18次阅读
关注
滤波器的功能和分类
滤波器是一种选频装置，可以使信号中特定的频率成分通过，而极大地衰减其它频率成分。在测试装置中，利用滤波器的这种选频作用，可以滤除干扰噪声或进行频谱分析。
广义地讲，任何一种信息传输的通道（媒质）都可视为是一种滤波器。因为，任何装置的响应特性...
评分
回复
分享
BertramChen
4年前更新
18次阅读
关注
FPGA学习经验总结
在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理解...
评分
回复
分享
weakish
3年前更新
18次阅读
关注
FPGA：逻辑代数的基本公式和规则
文章目录 逻辑代数的基本公式 基本公式 常用公式 示例 逻辑代数的基本规则 代入规则 反演规则 对偶规则
逻辑代数的基本公式
基本...
评分
回复
分享
Harman
3年前更新
18次阅读
关注
Verilog:模块结构/assign/always[学习笔记day3]
1 模块结构
Verilog的基本设计单元是：模块(block)
Verilog模块的结构由在module与endmodule关键词之间的4个重要部分组成： 端口...
评分
回复
分享
wanakaka
4年前发布
17次阅读
关注
FPGA入门-数字电路基础知识组合逻辑电路
数字电路基础知识——组合逻辑电路（数据选择器MUX、也即多路复用器）本次介绍数据选择器的相关知识，数据选择器在电路设计中尤...
+2
评分
回复
分享
上一页
1
…
18
19
20
21
下一页
跳转
64人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
615
互动
476
阅读
8.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![Verilog:模块结构/assign/always[学习笔记day3]-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/01/91673777405.png)
![Verilog:模块结构/assign/always[学习笔记day3]-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/01/71673777408.png)
