首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 613
互动 431
关注 55
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
geekdechao
3年前更新
12次阅读
关注
几组实用FPGA原理设计图
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它...
+1
评分
回复
分享
Poison
3年前更新
12次阅读
关注
LDO需要关注的重要指标
以下内容来自：ADI智库
LDO 有哪些关键指标，其定义是什么？
输入电压范围：
LDO 的输入电压范围决定了最低的可用输入电源电压。指标可能 提供宽的输入电压范围，但最低输入电压必须超过压降加上想要的输出电压值。例如， 150mV 的压降对于稳定的 2.8V 输出来...
评分
回复
分享
Simeone_xu
2年前更新
12次阅读
关注
FPGA开发流程：详解每一环节的物理含义和实现目标
要知道，要把一件事情做好，不管是做哪们技术还是办什么手续，明白这个事情的流程非常关键，它决定了这件事情的顺利进行与否。同...
+15
1
回复
分享
rqqt
4年前发布
12次阅读
关注
FPGA用Avalon传输数据到NIOS中，数据传输不过去
现在的情况是，在nios软核这边能从地址中用IODR数据出来，但是这个数据不是正确的数据， 接收到的数据为-662623211这样的数，而我硬件部分寄存器中给的是32’h000000ff。 有没有大佬知道是啥问题啊，我搞了三天了，怎么弄都是这个问题。
评分
回复
分享
lzh
3年前更新
12次阅读
关注
FPGA中的PLL（锁相环）与Glitches（小故障）
PLL（phase laocked loop）
如果晶振（Oscillator）频率不够高，锁相环就派上用场了。（创建时钟倍频器）
大概原理（我猜）：检...
评分
回复
分享
Poison
3年前更新
12次阅读
关注
FPGA应用设计的优秀电源管理解决方案~
为FPGA应用设计良好的电源管理解决方案并非简单的任务，而目前已经有许多相关的技术讨论。今天为大家分享的内容一方面旨在找到正...
+17
评分
回复
分享
mscststs
3年前更新
12次阅读
关注
Xilinx SRL16E 使用详解
在做FPGA的开发过程中经常会使用到移位寄存器，一般我们使用移位寄存器的目的都是为了将某个信号进行打拍，使得时序符合...
评分
回复
分享
Jackle910
3年前更新
12次阅读
关注
FPGA学习-关于延迟的用法
1.0延时
Verilog和VHDL是一种基于实际电路进行设计的硬件描述语言，所以在设计时，要更多的基于实际电路去考虑延时的添加。
在实...
+3
评分
回复
分享
mscststs
3年前更新
12次阅读
关注
FPGA学习-CRC校验
一、CRC原理。
CRC校验的原理非常简单，如下图所示。
其中，生成多项式是利用抽象代数的一些规则推导出来的，而模2...
+4
评分
回复
分享
BertramChen
3年前更新
11次阅读
关注
FPGA设计的8大重要知识点，你都get了吗？
1. 面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查...
+1
评分
回复
分享
Poison
3年前更新
11次阅读
关注
时序基础概念专题（二）
2.2 时序路径的种类
数字逻辑可以分解为许多时序路径，时序路径可以是以下任意一种：
1、寄存器/锁存器的时钟引脚到另一个寄存器...
评分
回复
分享
ipqsn
2年前更新
11次阅读
关注
Modelsim的仿真之路（仿真工程的使用）
前言
上一篇介绍了基础仿真的流程，本篇将以工程的形式来介绍ModelSim的仿真使用，工程一般由：根目录+源码+work库+资源库+仿真...
+22
评分
回复
分享
小南鲸
7个月前更新
11次阅读
关注
提问
接口转换 将sramif模块中的bankA和bankB转换为AXI-Stream接口，应当如何解决这个问题？（求助大佬）
module sramif #(
parameter integer NUM_CPUS = 1,
parameter integer AXI_SRAM_ID = 12
)(
评分
回复
分享
kikong
3年前更新
11次阅读
关注
FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术
串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。 本文...
+7
评分
回复
分享
senntyou
2年前更新
10次阅读
关注
system verilog 时序逻辑程序中推断组合逻辑？
使用always_ff和在灵敏度列表中指定一个时钟边沿并不意味着过程中的所有逻辑都是时序逻辑。综合编译器将推断出每个被非阻塞赋值...
评分
回复
分享
Poison
3年前更新
10次阅读
关注
IIC专题原理及应用篇（一）
注：文章是基于IIC的IP核代码
支持三种传输速度：100Kbps，400Kbps，3.5Mbps（需要特殊IO支持）
兼容飞利浦IIC标准
具体代码可以...
评分
回复
分享
Poison
3年前更新
10次阅读
关注
如何用一个GPIO数字接口测量温度
Q:如果系统中的FPGA/微处理器上只剩下一个GPIO，该如何进行模拟测量？A:可以使用电压-频率转换器代替模数转换器。 在关注机器健...
+12
评分
回复
分享
jenmyliu
3年前更新
10次阅读
关注
Xilinx 7 系列FPGA 的存储资源优势
设计中存储资源的使用 不同的用户可能需要不同容量的RAM来构建他们的特定应用。所以FGPA底层的RAM基块大小就是一个...
+4
评分
回复
分享
Poison
3年前更新
10次阅读
关注
PCIe配置概述（二）
拓展配置空间
在阅读如下讨论时，请参阅图3-3。当PCIe被引入的时候，起初的256byte空间没有足够的区域去容纳所需要新的功能。所...
评分
回复
分享
Poison
3年前更新
10次阅读
关注
如何设计逐次逼近型ADC驱动电路
文章来自德州仪器官网
作者：Jenson Fang
逐次逼近型（SAR）ADC是在在工业，汽车，通讯行业中应用最广泛的ADC之一，例如电机电流...
+19
评分
回复
分享
wanakaka
3年前发布
10次阅读
关注
FPGA入门-数字电路基础知识组合逻辑电路
数字电路基础知识——组合逻辑电路（数据选择器MUX、也即多路复用器）本次介绍数据选择器的相关知识，数据选择器在电路设计中尤...
+2
评分
回复
分享
hfhan
3年前更新
10次阅读
关注
如何打造一款高效率的Verilog编辑器
简介做FPGA开发的一般都不会使用IDE环境自带的编辑器，一是因为界面不够美观，二是自动补全功能不够完善，编码效率太低。而我经...
+27
评分
回复
分享
Sahara
3年前更新
10次阅读
关注
System Verilog中fork…join、join_none和join_none的用法和解析
标准的Verilog对语句有两种分组方式——使用begin…end或fork…join，begin…end中的语句以顺序方式执行，而fork…join中的语句则以并发方式执行。后者的不足是必须等fork…join内的所有语句都执行完以后才能继续块内后续的处理。因此，在Verilog的测试平台中...
评分
回复
分享
Mr_taotie
2年前更新
9次阅读
关注
FPGA与数字IC求职知识准备 – 数字电路知识总结
前言本文整理了数字电路课程中的相关基本的知识点和较为重要的知识点，用于求职的数电部分的知识准备，差缺补漏。二进制数的算术...
+4
评分
回复
分享
alienzhou
3年前更新
9次阅读
关注
FPGA结构(1)
FPGA
结构
设计能够成功的关键是要对FPGA结构、功能、可用资源和局限性有一个很好的了解。本则将以Xilinx Virtex-6系列为例，简...
评分
回复
分享
liximomo
2年前更新
9次阅读
关注
FPGA：数字电路简介
文章目录 数字电路的历史 电子管时代 晶体管时代 半导体集成电路IC 时代 IC的发展阶段 EDA (Electronics Design Automation) 技...
评分
回复
分享
sigstar
2年前更新
9次阅读
关注
FPGA开发：DTHT11温湿度模块底层驱动编写
1.DTH11外形和参数
2. DHT11 通信方式
1. 单总线说明
DHT11 器件采用简化的单总线通信。单总线即只有一根数据线，系统中的数据...
评分
回复
分享
hongting
3年前更新
9次阅读
关注
FPGA 中的 Noc
FPGA基本盘一直是通信设备、音视频解码、加密协议、信号处理、汽车军工石油等高利润领域，但是这使得它无法大量普及，需要找更大的市场。
于是，首先需要降低开发难度。于是，xilinx推出统一开发平台，希望大家都能使用FPGA是解决并行运算的问...
评分
回复
分享
Simeone_xu
3年前更新
9次阅读
关注
FPGA性能问题探讨（一）
最近遇到一个问题，FPGA的性能不够，业务场景是CPU给FPGA发送报文，FPGA处理完成后返回给CPU，在CPU测看到FPGA的性能比较低，然...
+3
评分
回复
分享
ipqsn
2年前更新
9次阅读
关注
Modelsim的仿真之路（基础仿真流程）
前言
缓了一段时间，该接着开始系列记录了，这一次将开始ModelSim的仿真之路，对于学FPGA或者从业于该行业的人来说，仿真是必不...
+30
评分
回复
分享
上一页
1
…
17
18
19
20
21
下一页
跳转
55人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
613
互动
431
阅读
5.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
