社区标签 lattice-ChipDebug-第58页

标签

lattice

帖子数

1805

阅读量

12.3W+

等级-LV2-ChipDebug

7年前发布154次阅读

window 版本的LATTICE DIAMOND软件安装打开报错，怎么解决？

window 版本的LATTICE DIAMOND软件在XP上安装时打开报错,如下图，怎么解决？diamond版本是3.9

window 版本的LATTICE DIAMOND软件安装打开报错，怎么解决？-ChipDebug

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布95次阅读

LATTICE EPC5 FPGA 的NC脚能不能连在一起？我们兼容设计时需要把一些NC脚接地。

如题，LATTICE EPC5 FPGA 的NC脚能不能连在一起？我们兼容设计时需要把一些NC脚接地。BG381的ECP5-25和ECP5-45的兼容，25的NC在45上需要接地，我可以把这些NC脚连在一起，加一个电阻到地吗？还是每个管教都加一个？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布125次阅读

LATTICE FPGA 请问例化iddr/oddr时会生成pll，导致了pll资源不足的错误，该怎么解决？

如下图，例化iddr/oddr时会生成pll，结果PLL不够用了： ![例化iddr/oddr pll资源不足错误解决 ](/upfiles/1508648624300041.jpg) ![](/upfiles/15086486341515238.jpg) ![](/upfiles/15086486459598122.jpg)

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布101次阅读

LATTICE FPGA 的DIAMOND编译器代码里的*，乘法不能识别吗？

如题。LATTICE FPGA 的DIAMOND编译器代码里的*，乘法不能识别吗？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布113次阅读

LATTICE DIAMOND 没有error，只有warning，综合不下去，是啥原因？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布96次阅读

LATTICE FPGA软件 diamond 的 license无法应用synplify pro怎么解决？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布184次阅读

请问LATTICE FPGA 的Iddr时钟是否存在限制问题？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布117次阅读

请问使用LATTICE FPGA的双端口RAM IP DPRAM时这个family填什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布138次阅读

LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响（DDR接口按100m例化）？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布227次阅读

LATTICE FPGA IDDR ODDR时钟频率有要求？

IDDR ODDR时钟频率有要求？Iddr oddr两种都要，时钟只有40.96.

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布119次阅读

LATTICE FPGA EPC5-85有上电时序要求吗？

LATTICE FPGA EPC5-85有上电时序要求吗？电源有需要ldo供电的吗？电流最大按使用5g系列的情况考虑。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布94次阅读

LATTICE FPGA 加载配置及功能管脚有需要特别注意的吗？

如题，加载配置及功能管脚有需要特别注意的吗？ ae2这个是fpga的专用spi core吧，时钟是哪个？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布266次阅读

LATTICE FPGA ECP5的时钟有什么注意事项？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布134次阅读

LATTICE FPGA ECP5-85系列，lvds接口io是否必须2.5供电吗？

LATTICE ECP5-85系列，lvds接口io是否必须2.5供电吗？如果接3.3供电，支持差分输入吗？

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布112次阅读

今天安装了一个LATTICE DIAMOND linux的版本，打不开，找不到LICENSE，怎么解决？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布85次阅读

LATTICE FPGA ugroup的约束是只有synplify才认吗？ lattice的编译器认不认？

如题，ugroup的约束是只有synplify才认吗？ lattice的编译器认不认？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布81次阅读

请问LATTICE的FPGA从ECP5升级到ECP5-5G的时候有哪些电压要修改？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布87次阅读

LATTICE FPGA块ram使用有什么要注意的吗？

LATTICE FPGA块ram使用有什么要注意的吗？我们这边感觉这个玩意貌似有点不稳定,比如复位，要异步复位还是同步复位？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布147次阅读

LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟？

请问DDR的ip core中，有个接口时钟频率的选项，可选的时钟范围为100~400MHZ，但是我实际的接口时钟并没有那么高，只有93.75M，这种情况会不会影响DDR ip core的使用？换个角度说，如果接口时钟达不到DDR ip core要求的时钟，该如何处理？

等级-LV1-ChipDebug

你在IPCORE的配置界面设置为100m，然后实际用90m的时钟没有问题。

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布115次阅读

lattice diamond reveal 在32位XP系统安装求助

由于我们需要在一台没有装diamond软件的电脑采数据，我们在官网下载了Reveal的单独安装包，在32位xp系统安装后出现无法定位DLL入口这样的提示。我们的想法就是diamond安装文件相对较大，安装过程相对麻烦，而我们的需求就只是使用reveal来采集数据，所以想单...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布168次阅读

请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何调用ModelSim仿真？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布147次阅读

请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何使用自带的IP？

各位，iCEcube2 如何使用自带的IP？有没有操作手册或者截图什么的发我一下，谢谢！

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布269次阅读

请教大家LATTICE ICE系列FPGA的ICE40HX1K(CB132) 的LVDS差分对怎么使用？

大家好，我们现在使用ICE40HX1K(CB132) 的LVDS功能，是否有相关例程？

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布118次阅读

LATTICE DIAMOND 报错 failed to place PIO comp “csi_1_d0” , IDDR “csi_1_d0″怎么解决？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布112次阅读

LATTICE DIAMOND布局布线报错 Unable to place PLL … DDR placement failed是什么原因，该怎么解决？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布109次阅读

LATTICE下载线USB CABLE HW-USBN-2A和HW-USBN-2A有啥区别？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布476次阅读

lattice fpga crosslink怎样使用内嵌的reveal analyzer逻辑分析仪？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布205次阅读

LATTICE的FPGA使用LVDS差分管脚时怎么约束？

最近用到了LATTICE的ECP5 FPGA，请问怎么设置管脚为LVDS？

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

7年前发布76次阅读

LATTICE ECP3-70EA 时钟网络分配请教

大家好。请教大家一个问题。我用的ECP3-70EA。寄存器和查找表大概用了65%左右。8个primary clock都用完了。我用了两组PCS。接受8路视频信号。一共8个rx_clk。rx_clk跑156.25M。然后这些时钟的时序很难跑过。主要是保持时间。我觉得是rx_clk没有走得专用时钟网...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

7年前发布488次阅读

LATTICE FPGA ECP5 程序可以通过 JTAG下载却不能下载到SPI FLASH里（未加密），请问怎么解决？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

上一页 1…56 575859 60 61 下一页跳转