首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
4638
更多资料
搜索内容
realwugang
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
3
版块
0
帖子
20
粉丝
0
发布
20
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
realwugang
3年前更新
193次阅读
关注
干货 | 如何理解FPGA的配置状态字寄存器 Status Register
赛灵思的FPGA有多种配置接口，如SPI，BPI，SeletMAP，Serial，JTAG等；如果从时钟发送者的角度分，还可以分为主动Master（即由FP...
+3
Xilinx-AMD
评分
回复
分享
realwugang
3年前更新
58次阅读
关注
理解FPGA的基础知识——FPGA专业术语
■ ASIC（Application Specific Integrated Circuit，专用集成电路）ASIC 是为满足顾客特定需求而设计制造、面相特定用途的集成电路的总称。面向特定用途的集成电路分为全定制IC和半定制 IC。通常所说的ASIC主要指门阵列、嵌入式阵列、标准单元 ASIC、结构...
FPGA常见问题
评分
回复
分享
realwugang
4年前更新
137次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（12）第十二章 调试写均衡失败故障
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devicevs Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是调试写均衡失败故障。 P...
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
208次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（11）第十一章 PHASER_IN锁相校准故障
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是调试PHASER_IN锁相校准故障...
Xilinx-AMD
1
1
分享
realwugang
4年前更新
573次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（10）第十章 DDR校准
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR校准。 Figure 1-97...
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
208次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（9）第九章 Debug Tool调试工具
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是Debug Tools调试工具。 ...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
207次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（8）第八章 DDR3的约束和配置
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR3的约束和配置。Configur...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
32次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（7）第七章 Bank Sharing Among Controllers等电路方面的设计准则
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR3 SDRAM设计的Bank Shari...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
380次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（6）第六章 DDR3 SDRAM设计准则
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是DDR3 SDRAM设计的design gui...
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
160次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（5）第五章 Clocking使用方式
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...
Xilinx-AMD
评分
回复
分享
realwugang
4年前更新
245次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（4）第四章 User Interface的使用方式
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关...
+13
Xilinx-AMD
评分
2
分享
realwugang
4年前更新
123次阅读
关注
赛灵思的DDR IP手册ug586翻译和学习（3）第三章 Memory Controller 内存控制器模块
赛灵思公司（Xilinx）的手册UG586：zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions，介绍的是DDR的IP核相关使用知识。我的阅读从第一章DDR3 and DDR2 SDRAM Memory Interface开始。继续上一篇，翻译和学习的是Memory Controller，也就是...
Xilinx-AMD
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
