首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 466
关注 136
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
11.1时序分析仪/NGDNNO-DDR时钟在时序仿真中的输出时间与时序分析仪不匹配
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
4.2i ViTEX II速度文件/NGDANNO -注册乘法器不具有GSR延迟用于仿真
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i CPLD CaldRunter II CPLDFIT错误:便携性:90命令行错误:参数[20 ]“浮点”需要匹配这些关键字中的一个“接地上拉”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2IS1ECS-“错误:HDL分析器:1311
线
. 模式参数O…
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
11.1个示意-非英语国际字符不接受示意性信号名称或作为文本信息的示意图
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i VIETEX II PAR无人驾驶逻辑0 / 1信号在设计中使用部分重构来生成
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i ViTEX II PAR引导PAR努力完成PWR/GND路由
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i ViTEX-E PAR-时钟网络路由的信号有“UsLoWixW线”约束应用于它们是不一致的
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
XST—一个设计不适合CPLD,当我用XST综合时,它很容易与另一个综合工具相匹配。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i xST -“错误:包:1110 -不能服从设计约束(MaRONAME= HSET,RLC= X4Y7)”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1IXST -“错误:XST:765文件名。VHD(行XX)。组件“CypNeN名字”与封闭实体具有相同的名称。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i ViTEX II PAR砂纸在增量引导过程中产生不可路由设计
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
4.1i xST -“错误:xST:951文件名.v行XX。重新声明“SIG”作为标量与以前的声明不兼容。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
4.2i ViTEXII PAR -“FATALOLIORATION:路由:BasrStuth.C:244:1.8-进程将终止。”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1I引导PAR:ViTEX-E“警告:布局:1737重叠范围约束”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1I模块化设计-跨模块边界的常数可能会损坏
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.2i核心生成器-仿真错误:“/Test/SIDYV2/BEH/InEnBulkRe.v(179):实例化‘GLBL’失败(设计单元未找到)……”
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
81IXST-“错误:XST:761或错误:XST:762。VHD线XX:没有默认绑定组件:端口不匹配
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
错误:HDLPARSIES:1202。VHD线XX。符号再声明
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.2i影响-我不能ProgramXC9500 5V器件
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
ViTeX II ROCKETIO -我如何实现BRFCLK路由资源?
xilinx_wiki
7年前发布
75
0
0
xilinx_wiki
VelTeX II RokTioTo——智能模型和HSPICE模型有什么区别?
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
VerTEX II Pro PowerPC——总线功能模型(BFM)与Swift模型(SWIFT接口)仿真的区别是什么?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
4.2i安装-Linux /Poice——当启动映射时,一个错误报告“FATALOLIORION:MAPHILPER”或“解析XML文件中的问题”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
SyPrimeType 7.1——我如何使SyPrimate推断出HDL代码中的三态(三态)缓冲区?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
7.1i XST——如何在XST中通过HDL传递步进属性?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
SyPrimeType 7.1——如何在Spple中通过HDL传递新的步进属性?
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
示范-我如何推断ViTEX II同步乘法器(Mult18x18s)在LeonardoSpectrum?
xilinx_wiki
7年前发布
64
0
0
xilinx_wiki
4.2i项目导航器-频谱不适用于SpartanIIE器件
xilinx_wiki
7年前发布
51
0
0
xilinx_wiki
91i ngdBug /约束-“警告:NGD:231周期TimeSime’ %s’具有包含GAP和同步元件的混合的时间GRP‘%s’……”
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
177
178
179
180
181
…
368
下一页
跳转
136人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
466
阅读
27.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则