首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
为什么Stratix®10缺少LVDS IP中的PLL输出引脚?
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
警告(15064):PLL输出端口clk [0]通过非专用布线提供输出引脚“c0~output”
xilinx_wiki
6年前发布
26
0
0
xilinx_wiki
当我使用更新的英特尔®Quartus®PrimePro软件版本升级英特尔®Stratix®10器件配置比特流时,为什么会观察到Avalon-ST重新配置失败?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中命令“中断状态寄存器”(ISR)的功能是什么?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
在英特尔®Stratix®10TX和MX器件中,在不使用HPS时连接VCCIO_HPS和VCCPLL_HPS电源引脚
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
为什么在使用OCT进行校准时,在英特尔®Quadus®Primefitter期间,PHYLite IP示例设计会失败?
xilinx_wiki
6年前发布
39
0
0
xilinx_wiki
英特尔®Arria®10和英特尔Cyclone®10GX I / O PLL的VCO频率是否低于器件数据表中显示的最小值?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
错误:UNRECOGNIZED ERROR CODE(-1001),位置:../ common / src / AOCLUtils / openc.cpp:297,查询平台数量失败
xilinx_wiki
6年前发布
38
0
0
xilinx_wiki
适用于Windows的英特尔®HLS编译器版本18.1在哪里?
xilinx_wiki
6年前发布
47
0
0
xilinx_wiki
为什么采用10G BASE-R预设的英特尔®Arria®10收发器Native PHY IP多通道设计会遇到功能故障?
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
使用英特尔Quartus®PrimePro软件版本18.1及更早版本的收发器工具包时,为什么缺少英特尔®Stratix®10TX E-Tile收发器通道?
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
当使用英特尔®Quartus®Prime软件版本18.1时,为什么在使用英特尔®Stratix®10TX器件E-Tile Native PHY IP中启用快速流水线寄存器时,我会看到保持时间,时序违规?
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
如何使用英特尔®许可证管理器实现FLEXlm RESERVE功能来分配英特尔®Quartus®Prime软件许可证?
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
警告(13228):altera_remote_update_core.sv上的Verilog HDL或VHDL警告(292):为net next_state推断锁存[31]
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
错误(16812):altera_up_sync_fifo.v(138)中的Verilog HDL错误:端口连接无法混合排序和命名。或者命名端口连接中可能有一个尾随逗号。
xilinx_wiki
6年前发布
27
0
0
xilinx_wiki
为什么我的RAM中的数据延迟了额外的时钟周期?
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
内部错误:子系统:VRFX,文件:/ quartus / synth / vrfx / verific / verilog / verivalue_elab.cpp,行:7520
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
为什么在4K监视器中显示时,英特尔®Quartus®PrimeGUI中的字体不可读
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
加载共享库时出错:libicudata.so.61:无法打开共享对象文件:没有这样的文件或目录
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
使用带符号的VHDL信号时,为什么DSP模块无法完全注册?
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
我可以在实例化它时使用不同的参数,还是必须使用在第三方IP块的顶层设置的默认参数值?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
为什么Windows 10上的英特尔Quartus Prime专业版软件版本18.0中的IP目录没有打开参数编辑器?
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
Platform Designer中的IP组件未正确升级
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
为什么我会收到警告(16817):在alt_etipc3_nphy_elane.v上的Verilog HDL警告(12698)
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
如何使用“o_rx_pcs_fully_aligned”信号告诉本地故障条件与有效RX数据之间的区别,当使用英特尔®Stratix®10E-tile硬核IP以太网英特尔®FPGAIP配置为PCS + FEC状态而不使用MAC时?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
如何通过硬IP重配置接口访问英特尔®Stratix®10PCI Express *配置空间寄存器?
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
为什么CSR读/写访问以太网英特尔®Stratix®10FPGA IP核的H-Tile硬IP需要100多个时钟周期(reconfig_clk)?
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
使用以太网英特尔®FPGAIP核的E-Tile Hard IP时,为什么TX,RX和CSR复位无法正常工作?
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
在使用英特尔®Stratix®10E-tile硬核IP以太网英特尔®FPGAIP配置为PCS + FEC状态而不使用MAC时,如何区分本地故障条件和有效RX数据?
xilinx_wiki
6年前发布
77
0
0
xilinx_wiki
为什么在通过以太网英特尔®FPGAIP的E-Tile Hard IP中的Avalon®接口执行复位时,复位控制器的行为不正常?
xilinx_wiki
6年前发布
16
0
0
上一页
1
…
21
22
23
24
25
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则