首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 404
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Platform Designer中的IP组件未正确升级
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
为什么我会收到警告(16817):在alt_etipc3_nphy_elane.v上的Verilog HDL警告(12698)
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
如何使用“o_rx_pcs_fully_aligned”信号告诉本地故障条件与有效RX数据之间的区别,当使用英特尔®Stratix®10E-tile硬核IP以太网英特尔®FPGAIP配置为PCS + FEC状态而不使用MAC时?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
如何通过硬IP重配置接口访问英特尔®Stratix®10PCI Express *配置空间寄存器?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
为什么CSR读/写访问以太网英特尔®Stratix®10FPGA IP核的H-Tile硬IP需要100多个时钟周期(reconfig_clk)?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
使用以太网英特尔®FPGAIP核的E-Tile Hard IP时,为什么TX,RX和CSR复位无法正常工作?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
在使用英特尔®Stratix®10E-tile硬核IP以太网英特尔®FPGAIP配置为PCS + FEC状态而不使用MAC时,如何区分本地故障条件和有效RX数据?
xilinx_wiki
7年前发布
77
0
0
xilinx_wiki
为什么在通过以太网英特尔®FPGAIP的E-Tile Hard IP中的Avalon®接口执行复位时,复位控制器的行为不正常?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
如何在Intel®Stratix®10PCIe * Hard IP中禁用加扰器?
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
为什么在使用Stratix 10 E-tile Hard IP进行以太网英特尔FPGA IP示例设计的FPGA配置中会收到警告消息(19238)和错误消息(19192)?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
为什么低延迟100G以太网英特尔®Stratix®106FPGA核心在针对“L-Tile”器件时将“H-Tile”显示为“目标收发器磁贴”?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
为什么英特尔®Stratix®10低延迟40G以太网IP在帧长度大于或等于0x10000时无法检测和标记超大数据包
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
UltraScale / UltraScale +的设计咨询:2018.2(及更早版本)Vivado在部分比特流中重用AES / Key IV
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
SDAccel环境2018.2 XDF – 发行说明和已知问题
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
2018.2 SDAccel – 应用程序在同时运行应用程序和“xbutil查询”时挂起
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
2018.2 SDAccel – 在脚本循环中运行应用程序会导致挂起
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
2018.2 SDAccel – .cfi_sections的使用不一致
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
2018.2 SDAccel – 错误:缓冲区分配在错误的存储区中
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
2018.2.2 SDx – SDx 2018.2 Update 2(2018.2.2)已知问题
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
UltraScale + GTH – 从数字监视器读取LPM / DFE自适应循环的正确方法
xilinx_wiki
7年前发布
246
1
0
xilinx_wiki
当UltraScale + GTH / GTY向导计算小数分频器值时,它会失败并显示一条消息,指出不可能有分子
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
为什么安全密钥在英特尔®MAX®10器件串行矢量格式(.svf)编程中被删除?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
当JTAG链中有多个相同类型的器件时,为什么SignalTap会显示“将器件编程为继续”?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
如何为Stratix 10实现CvP更新模式?
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
如果Platform Designer不允许用户启用此选项,如何确定是否存在采用Intel®Arria®10或Intel®Cyclone®10PCIe *Avalon®-MM DMA IP内核的“RX完成缓冲区溢出”?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
为什么在Stratix 10 E时序报告中错误地报告了o_clk_rec_div66和o_clk_pll_div66时钟速率,以及具有10G / 25G速度模式的以太网英特尔FPGA IP的硬核IP?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
为什么在断言o_sl_tx_lanes_stable信号后立即将数据包发送到10G / 25G E-tile以太网硬IP时检测到格式错误的数据包?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
如何使用Platform Designer互连GUI重置系统中的布局?
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
错误:在ACLMemUtils.cpp断言失败(510)
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
为什么我不能以25.78125Gbps的速度在Intel®Stratix®10L-tile或H-tile Native-PHY中启用64B / 66B模块?
xilinx_wiki
7年前发布
19
0
0
上一页
1
…
22
23
24
25
26
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
404
阅读
24.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则