首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 434
关注 125
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2.1i COREGEN内核生成器可以挂起启动,如果对应于已知项目的目录被删除。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
12.1个时序约束——我如何指定一个内部分割/倍增时钟的CcLogiToOxOut/CordLytoToad Pad约束?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i核心生成器——“错误:重复的核心资源”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1I CereGerververog,VHDL:如何提取核心生成器Verilog和VHDL行为仿真模型
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i基础时序仿真器——“在设计中加载时看到的“零点或溢出”错误)。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
CPLD -酷酷II/XPLA3或XC9500/XL/XV演示板可用吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ViTeleCKDLL——我如何确保在CKDLL被锁定之前完成的操作不高?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
SypRy5.5.2a:这台机器上的日期似乎已经被推迟了!
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
XPLA专业——酷跑网名称“XY-YZ”代表什么?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
ViTEX-我如何拉动输出到5V与外部上拉?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
当加载NGD文件时发生2.1i ViTrime-应用程序错误崩溃。设计包含一些输入上的引线。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
SimuliTy-如何推断SRL16在VIETEX/E设计中?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
PROM XC18V0/XC1700/XC17S00 -未在数据表中描述的引脚没有连接
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
我如何在HDL(Verilog/VHDL)中推断VRTEX/E器件的SRL16?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
VIETEXSSO——对于各种ViTeX器件和封装,SSO指南和功率/地面配对数字是什么?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA配置:什么是最大时间PROG可以保持低延迟配置?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
FPGA配置-在主模式中,在完成后,在一个400X部分中,有多少CCLK被赋予高?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i核心生成器-“错误:类错误定位库”在安装IP更新后发生
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VeleX-CKDLL——级联在一起的两个CKDLL导致第二个CKDLL的输出无效。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
FPGA Express 3 .X:实例化SRL16组件时未连接的地址线(FPGA-CHECK-7)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
MimeSIM(MXE,SE,PE)-如何保存波形结果?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
Virtex Readback /XAPP138-校正读出位位置的校正方程
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
2.1I:9500 /XL:HITOP:CPLDfitter给出意外错误-“ZSPLAC.C:324”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
CurnRuns-什么是INO0,IN1,IN2,IN3引脚上的CurrSunter器件?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGA编辑器2.1i CS2——在列表窗口中选择一个路径不选择数组窗口中的路径。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MTI中的VIETEX CKDLL时序仿真:警告(1):没有组件的默认绑定:“XY-CKDLL”。(一般的“tPyvay-CLKIN”不在实体上)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i PAR – S40XLPQ2405-PAD报告与数据手册不匹配
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGAExpress3.3.1:不要使用Express与基础2.1i的版本
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
2.1ICOREGEN用户指南:勘误表
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
XPLA专业警告:有线或网络=
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
269
270
271
272
273
…
368
下一页
跳转
125人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
434
阅读
25.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则