首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 409
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
81i ngdBug——“FATALAULL错误……指针已经注册”。进程将终止。”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
M1.5:约束编辑器:元件组崩溃<" is selected twice.
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
M1.5:约束编辑器:定时忽略对话框中的Net下拉窗口不显示长网名
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.5:约束编辑器:不能在PAD到PAD字段中输入任何以“.”或“0”开头的数字。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
在HPUX上安装A1.5:PFSH安装仍然需要A1.5吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.5/F1.5 PAR-MPPR在第一次成本表运行中给出了合理的结果,但对后续成本表的结果不合理。
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
F1.5,UnStALOL,DOCS:当卸载DOCS时,获取“无法找到安装日志文件…ISU……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
当从基础6升级到基础F1.x时,HDL设计更改似乎没有得到保存。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i基础-仿真HDL或混合设计与核心生成器或LogiBuxx导致“警告9199:未知的组件…”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
* OBSELTET*M1.5 JTAGProgrammer:!Win 95中的端口错误消息(在程序选择期间)
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
F1.5示意编辑器:Net属性参数名称与每个安装相乘
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
致命错误:X4EMACLB.C:1172: 1.60非法包配置使其进入PbPoFROP CLB:1404 CLB1467
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
CPLD:Xilinx CPLD器件的输入有滞后现象吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
F1.4,F1.5:基础复制工程中UCF约束被忽略
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGAExpress:我能把HDL文本编辑器改为默认SyoPyScript编辑器以外的编辑器吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础-错误:“无法初始化自动化-找不到…SyopSype注册表”(“…报告不可用”)。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
导师(转换设计)——延迟设计后,设计是空的
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
基础/ FSM编辑器-我如何指定一个条件,包括所有可能的条件还没有被覆盖?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础F1.5:SC在保存符号时在模块SC.Lab溴地DLL中引起GPF
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
F1.4,XVHDL:将功率模式分配给VHDL的输出信号
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.5/F1.5——MAP中的致命错误,XVKMA:XVKMAPER。C:955:1.77不能满足LOC/RLOC约束。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.5/F1.5映射-映射分割断层在X1Y5.5.19。运行在X1Y4.12P好。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1I平面设计师-设计管理器和ALDEC基础用户的总体设计流程
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGAExpress-HDL 178警告:在敏感列表中不支持总线切片
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
基础Express:在综合过程中警告:L0/C0另一个进程已经启动。取消操作。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i UNISIM -使用VHDL ROC(复位配置)组件
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i UNIMSI-将基于Init属性的VHDL/Verilog的FD模型添加到RTL仿真中?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
A1.5/F1.5 VyTeX映射报告输出未连接,但未修整逻辑:警告:XVKDR -块检查
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
图1.4:错误:BASTE:263 – LOC约束“P21”(IOB位置)无效。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICORDA FIR滤波器V.3-如何对单级联模式SDA FIR滤波器进行脉冲响应仿真?
1
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
305
306
307
308
309
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
409
阅读
24.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则