首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado DSP工具 – 用于DSP 2012.1的System Generator – 从System Generator中删除的块列表是什么?
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
13.4 EDK – XilKernel使用sys_thread_new()命令创建线程的时间是什么时候?
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
2012.1 Vivado时序 – 如何获取速度文件版本?
xilinx_wiki
6年前发布
39
0
0
xilinx_wiki
14.1 EDK,SDK – 无法在SDK中显示全局变量或修改Zynq器件设计中的变量
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
14.1 – EDK SDK – 当我在调试/运行配置中重置单个或不重置时,SDK崩溃
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
14.1 – EDK – XPS不从MHS获取参数值,但始终从IP_DRC_TCL过程计算两个互连参数
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
13.x Spartan-6 – 使用BitGen生成的回读签名时,始终标记Post Config CRC错误
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2012.1 IP Packager – “无法在IP上找到综合文件”用于打包的IP
xilinx_wiki
6年前发布
35
0
0
xilinx_wiki
2012.1 IP Packager – 未提供打包IP的杂项文件
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
LogiCORE IP Aurora 64B / 66B v7.1 – 更新Simplex Rx和Simplex Tx内核以共享单个收发器的步骤
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
ChipScope Pro ILA – 使用大于256且深度超过32K的触发宽度时,ChipScope内核可能会失败时序
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
14.1 ChipScope Pro ILA – ILA示例设计不会在XC7Z045器件上通过实现
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
14.1及更高版本 – ChipScope Pro ILA – TRIG_OUT可能会在“单一”触发运行模式下产生多个脉冲
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
14.1 ChipScope分析仪 – 在分析仪中编辑XADC寄存器时,寄存器0x53缺少描述
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Tcl / SmartGuide – 无法在Tcl脚本中运行SmartGuide
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
LogiCORE IP XAUI v10.3 – VHDL包装器需要更新到7系列GTX收发器的RXCDR_CFG属性
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
LogiCORE IP RXAUI – v2.x及更早版本的发行说明和已知问题
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
MIG 7系列 – 使用“验证引脚更改和更新设计”生成设计时,不保留mig.prj中设置的输入时钟周期
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
LogiCORE IP Aurora 64B66B v7.1 – ISE 14.1 / Vivado 2012.1 – 发行说明和已知问题
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
14.1 – EDK / XMD – 在系统复位之前,XMD不会发出DBG_EN = 0
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
14.1 – EDK / SDK – 用户无法使用Zynq在SDK变量窗口中添加/修改全局变量
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
14.1 – EDK / SDK – 针对Microblaze的Linux HelloWorld应用程序使用CodeSourcery构建
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
14.1 – EDK / SDK – 如果指定了Remote Absolute File Path,则gmon.out不可用
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
14.1 – EDK / SDK – 如果未指定完整路径,则不会覆盖创建启动映像
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
ModelSim – 致命:(vsim-3729)用于混合语言PCIe示例设计
xilinx_wiki
6年前发布
36
0
0
xilinx_wiki
PlanAhead – 无法一起启动多个综合和实施运行
1
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
2012.1 Vivado设计套件 – 未找到Vivado教程
xilinx_wiki
6年前发布
27
0
0
xilinx_wiki
FIFO Generator v9.1-ISE 14.1 / VIVADO 2012.1 – ISE的发行说明和已知问题
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
PlanAhead – 如何写出源文件列表?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
2012 Vivado – 用户界面(GUI)和项目管理已知问题
xilinx_wiki
6年前发布
21
0
0
上一页
1
…
75
76
77
78
79
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则