首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado综合 – 警告:[Synth 8-1824]在订购时找到文件.vhd的循环依赖关系
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
时钟向导v4.3 – 发行说明和已知问题
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
MIG 7系列 – 使用Synplify与使用I / O低功耗特性的MIG设计时的行为不正确
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
Vivado HLS – 使用Synplify,XST,Vivado或其他RTL综合工具实现Vivado HLS生成的RTL文件
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
使用Synplify作为综合工具时,MIG 7系列DDR3 / DDR2 – DQS_AUTO_RECAL参数会导致错误
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 使用2:1内核时,在PRBS读取均衡阶段校准失败
xilinx_wiki
7年前发布
198
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 由于DQS参数,Synplify失败
xilinx_wiki
7年前发布
99
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 将流程发生器设置为使用vio_data_mode_value上的PHY_CALIB数据模式无法正常工作。
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
14.2 Kintex-7路由 – 保持路由器引入了小的设置违规
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
14.3 ChipScope,Vivado – 当实现/综合运行重置选择时由用户设置的BSCAN通道
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
MIG 7系列DDR3 – 在400 MHz或400 MHz以下运行时,校准过程中会出现tRFC和tRAS仿真错误
xilinx_wiki
7年前发布
54
0
0
xilinx_wiki
MIG 7系列DDR3 – 48位设计无法容纳两个HP库
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
MIG Virtex-6 v3.92 DDR3 – 使用VHDL生成的设计时,示例设计可能会失败
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
MIG 7系列 – 在Vivado中使用ChipScope内核时会生成严重警告
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
文档导航器 – 我无法让DocNav在Ubuntu或其他Linux发行版上运行
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
Vivado – 有没有办法创建我的设计的虚拟(逻辑剥离)版本以提交测试?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
LogiCORE IP G.975.1 EFEC I.7编码器/解码器 – 发行说明和已知问题
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
7系列BPI多重引导的设计咨询 – 当发生回退时,闪存访问始终处于BPI异步模式
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
14.3 EDK,AXI DMA:在C_SG_LENGTH_WIDTH> 12的流方面看到数据不匹配
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
14.3 EDK,AXI DMA – 在SLVERR / DECERR错误期间从当前描述符指针寄存器读出的值不正确
xilinx_wiki
7年前发布
68
0
0
xilinx_wiki
Vivado综合设计助手 – 帮助SystemVerilog支持 – 运营商
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Vivado综合设计助手 – 帮助SystemVerilog支持 – 程序分配
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
MIG 7系列 – 从Vivado中的XPS启动时,mig.exe崩溃
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
MIG 7系列 – 在Vivado中可以看到关于XDC约束的严重警告
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
Vivado – 如何识别我正在使用的Vivado版本?
xilinx_wiki
7年前发布
620
0
0
xilinx_wiki
Vivado – 我可以将参数从Tcl脚本传递到Vivado工具中的综合吗?
xilinx_wiki
7年前发布
44
0
0
xilinx_wiki
Project Navigator – 我可以通过prj脚本将环境变量传递给XST吗?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
PlanAhead – 我在哪里可以找到PlanAhead实施设计策略?
1
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
MIG 7系列RLDRAM II – 示例设计中的流程生成器在发送写命令后卡住了
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
MIG 7系列RLDRAM 3 – 数据屏蔽引脚必须与相应的数据字节位于相同的字节通道中
xilinx_wiki
7年前发布
16
0
0
上一页
1
…
88
89
90
91
92
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则