Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布35次阅读

如何为VME文件创建最小的文件大小？

出于文件存储的原因，拥有尽可能小的VME（ispVM Embedded）文件有时是有利的。用于VME生成的ispVM工具有几个选项可帮助减小文件大小。
Compress VME选项将压缩文件中的重复数据，而Compact VME选项使用Lattice专有命令使命令集更小。同时使用这两个选项将提供...

评分

等级-LV1-ChipDebug

8年前发布35次阅读

输出IO看起来像电气一样？

完全切换IO的简化模型看起来很像VCCIO或GND的电阻（当前输出状态为）。完全切换的IO输出电阻将根据器件工艺和输出电流设置而变化。一阶近似是完全切换的IO如下所示：
20 mA输出电流设置为12欧姆
16 mA输出电流设置时为15欧姆
12 mA输出电流设置时为18欧姆

评分

等级-LV1-ChipDebug

8年前发布34次阅读

加载波形后，为什么Active HDL会挂起？

如果在不同的循环中使用相同的变量，有时会发生这种情况。在下面的示例中，建议您为第二个始终块定义新的整数变量，模拟器将不再挂起。
整数ii;
...
总是@（*）

评分

等级-LV1-ChipDebug

8年前发布34次阅读

如何在不重新启动的情况下重新建立对LatticeMico32调试器的访问权限？

使用莱迪思USB下载电缆访问LatticeMico32调试器。其他莱迪思工具如ispVM System，Reveal和Orcastra也使用USB下载线。在开发过程中，通常会构建和下载新的FPGA比特流。使用ispVM System加载新的比特流。当LatticeMico32调试会话处于活动状态时，不会阻止从ispV...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

是否可以在一个设备中实现两个完整的X4 PCIe端点？我对非透明桥应用感兴趣…

可以在单个莱迪思器件中实现多个x4 PCIe端点。这是一些可能的解决方案。
LatticeECP3器件
LFE3-70和95可以支持2 x4 PCIe端点
LFE3-150最多可支持4 x4 PCIe端点

评分

等级-LV1-ChipDebug

8年前发布34次阅读

DLL的时钟注入延迟消除功能是如何进行仿真的？

延迟锁环（DLL）在L／C、LATECIECPM和LATECIECP3族中发现支持时钟注入延迟消除。时钟注入延迟去除是通过对齐CLKI输入到CLKFB输入来完成的，因此消除了与反馈时钟相关的延迟。在硬件中，反馈路径是从DLL延迟和路由延迟中找到的特定值。然而，在前端仿真中，这...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

如何计算Power Manager设备的功耗？

任何设备吸取的总功率是各个电源电压乘以电源电流的总和。由于Power Manager设备以固定的时钟频率运行，因此动态与静态功耗没有问题。
例如，考虑ispPAC-POWR1014的情况。。从器件的数据手册中，ICC（ICCa + ICCd），ICCinp和ICCj的最大值分别为20mA，5mA和1m...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

在使用PAC设计器时，我能模拟或分析模拟信号吗？

PAC设计器中的仿真特性是为了帮助实现所执行的逻辑的功能验证。然而，它不模拟或分析任何模拟信号，如VMON输入或TrimDAC输出。在波形编辑器中没有查看任何模拟信号的规定。你可以测量/验证/检查板上的模拟输入或输出电平。

评分

等级-LV1-ChipDebug

8年前发布34次阅读

来自SDEDs的时钟域与格子PCIe IP无关吗？

来自SerDes的时钟域必须被视为格子PCIe IP的相关。这在格子菱形或更早的晶格1.1或格子ISPLEFEN中不正确地被支持。你必须迁移到格子钻石的1.2版本来支持这个功能。

评分

等级-LV1-ChipDebug

8年前发布34次阅读

运行PAC-Designer时，错误消息“应用程序无法启动，因为应用程序配置不正确”。重新安装应用程序可能会解决这个问题“是什么意思？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布34次阅读

MachXO器件的详细上电顺序是什么？

MachXO的上电顺序如下：
IOs以疲软的上涨为特征
复位内部电路断言
Vcc和Vccaux达到最低建议的数据表水平

评分

等级-LV1-ChipDebug

8年前发布34次阅读

下面给出的警告信息背后的含义是什么？ELAB1Y026:对于组件“没有默认绑定”。

此警告消息是在精化阶段，当工具未能找到声明组件的扩展（组件定义）时，由活动HDL仿真工具报告的。下面是纠正预警的建议。声明的组件和原始实体定义之间可能存在类型错误或端口类型/方向不匹配。如果被放置在资源库中，请确保对声明的组件的定义进行编译。

评分

等级-LV1-ChipDebug

8年前发布34次阅读

为什么我不能在MAP之后将具有相同时钟/ /时钟使能/复位信号的两个寄存器打包到一个片中？

基于莱迪思FPGA架构，片中的两个触发器共享相同的时钟/时钟使能/复位信号。因此，如果两个寄存器的控制信号相同，则可以将它们打包到一个片中。。但有时如果复位和/或时钟使能信号负载很大，合成工具会复制它们以减少它们的扇出。。在这种情况下，某些寄存器...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

如何为双倍数据速率（DDR2）连接地址，控制和数据线的终端？

通常串联终端靠近源并且并行接近目的地。对于地址和控制线，串联终端应靠近FPGA或靠近存储器的并行。但对于双向数据线，On Die Termination（ODT）用于实现此功能：在写入期间，存储器中的ODT是开放的，在读取期间，FPGA中的ODT应该是开放的。因为我们设备中...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

我应该何时使用Lattice Diamond Programmer定制一个SPI Flash，如果扇区格式与4K字节和64K字节混合，我该怎么办？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布34次阅读

HW-USBN-2B电缆在ISPVM系统中工作吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布34次阅读

Node的驾照是什么？在Linux或Windows平台上使用节点锁定许可证时，格子菱形软件最可能的问题是什么？调试的步骤是什么？

格子菱形节点锁定许可证包含格子菱形软件工具所需的许可特征，以验证在所有格状半导体器件和平台上许可的使用。与浮动许可证设置相比，节点锁定许可证只应由本地系统使用，而不需要任何服务器设置。该许可证是专门生成预期的系统（PC /膝上电脑）网络接口卡MA...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

为什么在使用DPHY到CMOS IP V1.2时，我不能将GPIO/IOIO端口放置在BANG0上？

在交叉链路上的DPHY到CMOS IP版本1.2中，通过在输出侧添加ODR硬块来更新IP，以增强设计以支持超过150 MHz像素时钟。由于ODDR不在BAND0上，将IP的分配/放置在BANK1或BANG2上。

评分

等级-LV1-ChipDebug

8年前发布34次阅读

我应该为syn_multstyle属性使用什么软件？

syn_multstyle属性在Icecube2中不起作用，但属性可以通过Radiant Software运行。

评分

等级-LV1-ChipDebug

8年前发布34次阅读

如何解决ISP下载电缆和板电源设置问题？错误：检测到ISP下载电缆。但是，板电源没有打开。

这个错误有几种不同的可能性。下面是要检查的东西（以最有可能最不可能的顺序）：检查板是否有动力（明显）。检查电缆信号是否正确连接到板头。检查零件是否被炸掉。这通常是不可行的，但容易的替代是使用另一个板。如果两个板都有这个问题，那么它可能不是一...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

如何设置VREF引脚以与IO一起使用？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布34次阅读

我可以在模拟中模拟开漏IO吗？

开漏IO将输出驱动为高电平为“Z”，驱动为低电平为“0”。当多个设备连接到总线时，通常使用这种类型的IO。
在没有开漏选项的器件上，您可以使用IO上的输出使能（OE）模拟开漏电路。。这是一个例子：assign myoutput =（myenable）？。1'b0：1'bz;

评分

等级-LV1-ChipDebug

8年前发布34次阅读

在使用DDR SDRAM内存控制器IP时，如何修改内存CAS延迟值？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布34次阅读

我是否可以手动修改LatticeECP2M PCS自动配置文件而不是通过IPexpress PCS生成流程？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布34次阅读

crosslink在采集mipi信号的时候，使用 D-PHY to CMOS IP的时候，经常出现输出信号不稳定的情况

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

3年前更新34次阅读

莱迪思拓展ORAN解决方案集合，为5G+网络基础设施带来精准的定时和安全同步支持

新增IEEE 1588协议和ITU配置文件合规
加速当前和下一代电信应用开发
莱迪思半导体今日宣布更新莱迪思ORAN™解决方案集合，为开放...

莱迪思拓展ORAN解决方案集合，为5G+网络基础设施带来精准的定时和安全同步支持-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布33次阅读

为什么我的仿真显示输出时钟相位相对于PLL中的输入时钟不断变化？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布33次阅读

我怎样在Active-HDL Lattice版中调用使用GUI模式

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布33次阅读

如何指定LatticeECP2 / M FPGA使用何种类型的PLL？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布33次阅读

如何让Aldec ActiveHDL波形查看器放大到足以查看模拟的详细信息？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1…28 293031 32…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则