
易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。


1年前更新531次阅读

1年前发布41次阅读

1年前发布37次阅读

1年前发布13次阅读

1年前更新33次阅读

1年前更新128次阅读

1年前更新49次阅读

1年前更新500次阅读

1年前更新2028次阅读

1年前发布19次阅读

1年前发布151次阅读

1年前发布961次阅读

8个月前更新77次阅读

1年前发布214次阅读

1年前发布24次阅读

1年前发布3次阅读

1年前更新18次阅读

12个月前更新54次阅读

1年前发布44次阅读

1年前更新12次阅读

1年前发布48次阅读

11个月前更新71次阅读

1年前发布220次阅读

1年前发布12次阅读

11个月前更新211次阅读

1年前更新23次阅读

1年前更新23次阅读
该帖子部分内容已隐藏

1年前发布37次阅读
该帖子部分内容已隐藏

1年前更新11次阅读

1年前发布49次阅读

易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
帖子
153
互动
69
阅读
1.9W+
搜索






![[EFX-0377 ERROR] Clock port 'CLK' of instance 'edb_top_inst/la0/la_resetn_p1~FF' is constant. (xxx/Efinity/work_dbg/debug_top.v:4076)-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/06/20240609145704758-clipboard-1024x715.png?v=1717916225)

















![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102014654-da7817fd794d7c7ae678e4085e5d217-1024x576.jpg?v=1713838815)
![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102102365-c86d70b61353ec516e6d7f29df9cddd-1024x576.jpg?v=1713838863)
![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102229754-9dc869e701fda8cf3329f796dd6aecd-1024x576.jpg?v=1713838950)
![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102126443-3f4a93527a72c24c48a351e23db3c7c.png?v=1713838886)




















