首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA CPLD资料源码分享
帖子 314
互动 377
关注 35
2名版主
发布
全部
最新发布
最新回复
热门
精华
chipdebug
10个月前更新
207次阅读
关注
全网最全PCIE学习资料免费分享，FPGA实现PCIE必读文档！
该帖子部分内容已隐藏
付费阅读
已售 1
50
积分
黄金会员
40
钻石会员
30
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
3年前更新
2次阅读
关注
PCIe扫盲——高级错误报告AER（二）
PCIe
这一篇文章讲一讲，高级错误报告（Advanced Error Reporting，AER）关于可校正和不可校正错误的相关寄存器，以及Root如何处理来...
+5
评分
回复
分享
chipdebug
3年前更新
43次阅读
关注
PCIe扫盲——配置空间的读写机制
PCIe
需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（Originate Configuration Requests），也就是说PCIe系统里...
评分
回复
分享
vishva
3年前更新
59次阅读
关注
学习网站汇总
今天给大家推荐几个有趣的网站1、Z-library这个网站书多，想要搜的书基本都能找到（英文书），目前淘宝或者咸鱼卖的书很多都是出...
+7
评分
回复
分享
chipdebug
3年前更新
11次阅读
关注
PCIe扫盲——Type0 Type1 型配置请求
PCIe
前面的文章中介绍过有两种类型的配置空间，Type0和Type1，分别对应非桥设备（Endpoint）和桥设备（Root和Switch端口中的P2P桥）...
评分
回复
分享
chipdebug
3年前更新
15次阅读
关注
PCIe扫盲——两种中断传递方式
PCIe
为了能够让一些优先级高的事务得到优先处理，PCI总线支持外设中断用以提高总线性能。PCIe总线继承了PCI总线的所有中断特性（...
评分
回复
分享
chipdebug
3年前更新
11次阅读
关注
PCIe扫盲——Memory IO 地址空间
PCIe
早期的PC中，所有的IO设备（除了存储设备之外的设备）的内部存储或者寄存器都只能通过IO地址空间进行访问。但是这种方式局限性很...
评分
回复
分享
chipdebug
3年前更新
72次阅读
关注
PCIe扫盲——基地址寄存器（BAR）详解
PCIe
基地址寄存器（BAR）在配置空间（Configuration Space）中的位置如下图所示：
其中Type0 Header最多有6个BAR，而Type1 Header最...
评分
回复
分享
chipdebug
3年前更新
13次阅读
关注
PCIe扫盲——中断机制介绍（INTx）
PCIe
一个简单的PCI总线INTx中断实现流程，如下图所示。
1. 首先，PCI设备通过INTx边带信号产生中断请求，经过中断控制器（In...
+9
评分
回复
分享
XYShaoKang
2年前更新
110次阅读
关注
时序分析相关书籍
该帖子部分内容已隐藏
付费阅读
已售 3
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
3年前更新
7次阅读
关注
PCIe扫盲——Base Limit寄存器详解
PCIe
上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法，但是PCIe中的桥设备（Switch和Root中的P2P）又是如何判断某一请求...
+2
评分
回复
分享
chipdebug
2年前更新
62次阅读
关注
emwin 5.06a 全部源码分享
该帖子部分内容已隐藏
付费阅读
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
Shurlormes
2年前发布
65次阅读
关注
纯FPGA实现收音机的源码分享
该帖子部分内容已隐藏
付费阅读
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
weakish
3年前更新
83次阅读
关注
FPGA经典开源项目
之前在github（https://github.com/troyguo/awesome-dv）上整理了一些开源的芯片类的项目，收获了很多人的点赞。这里再次拿出来分享给大家一起学习，共同进步，也欢迎大家到github上点star，或者有好的项目也欢迎提PR。Design/VerificationProjectIbex: http...
评分
回复
分享
chipdebug
3年前更新
19次阅读
关注
PCIe扫盲——TLP路由（Routing）基础
PCIe
首先来分析一个例子，如下图所示：
当包（Packet）到达Switch的输入端口（Ingress Port）时，端口首先会检查包是否有错误，然后...
评分
回复
分享
chipdebug
3年前更新
3次阅读
关注
PCIe扫盲——中断机制介绍（MSI）
PCIe
前面的文章中介绍过，MSI本质上是一种Memory Write，和PCIe总线中的Message概念半毛钱关系都没有。并且，MSI的Data Payload也是...
+1
评分
回复
分享
vishva
3年前更新
79次阅读
关注
UCOSIII在ZYNQ上教程
在ZYNQ上移植UCOSIII版本：Vivado2018.3UCOS对Xilinx SDK适配的版本：Version1.45注意：目前这个是Micrium官网的最新版本，该版...
评分
回复
分享
popomao
2年前发布
19次阅读
关注
用cpld实现MAX3100的verilog源码分享
该帖子部分内容已隐藏
付费阅读
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
popomao
2年前发布
24次阅读
关注
ADPCM 压缩解压 原理、c代码、verilog代码和quartus工程
该帖子部分内容已隐藏
付费阅读
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
3年前更新
7次阅读
关注
PCIe扫盲——TLP路由之ID Routing
PCIe
ID 路由（ID Routing）有的时候也被称为BDF路由，即采用Bus Number、Device Number和Function Number来确定目标设备的位置。这是...
评分
回复
分享
chipdebug
3年前更新
14次阅读
关注
PCIe扫盲——复位机制介绍（Fundamental Hot）
PCIe
PCIe总线中定义了四种复位名称：冷复位（Cold Reset）、暖复位（Warm Reset）、热复位（Hot Reset）和功能层复位（Function-Leve...
+1
评分
回复
分享
chipdebug
3年前更新
3次阅读
关注
PCIe扫盲——TLP路由之Address Routing
PCIe
地址路由（Address Routing）的地址包括IO和Memory。对于Memory请求来说，32bit的地址使用3DW的Header，64bit的地址使用4DW的Hea...
评分
回复
分享
chipdebug
3年前更新
13次阅读
关注
PCIe扫盲——复位机制介绍（FLR）
PCIe
PCIe总线自V2.0加入了功能层复位（Function Level Reset，FLR）的功能。该功能主要针对的是支持多个功能的PCIe设备（Multi-Fun P...
评分
回复
分享
chipdebug
3年前更新
10次阅读
关注
PCIe扫盲——TLP路由之Implicit Routing
PCIe
模糊路由（Implicit Routing，又译为隐式路由）只能用于Message的路由。前面的文章中多次提到过，PCIe总线相对于PCI总线的一大改...
评分
回复
分享
chipdebug
3年前更新
17次阅读
关注
PCIe扫盲——热插拔简要介绍
PCIe
某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔（Hot Plug）和热切换（Hot Swap）...
1
回复
分享
chipdebug
3年前更新
6次阅读
关注
PCIe扫盲——PCI Express物理层接口（PIPE）
PCIe
PCIe物理层接口（Physical Interface for PCI Express，PIPE）定义了物理层中的，媒介层（Media Access Layer，MAC）和物理编码...
1
回复
分享
chipdebug
3年前更新
17次阅读
关注
PCIe扫盲——弹性缓存（Elastic Buffer/ CTC Buffer）
PCIe
前面在介绍PCIe物理层逻辑子层的文章中，有提到过弹性缓存（Elastic Buffer，又称为CTC Buffer或者Synchronization Buffer）...
评分
回复
分享
52fpga
3年前发布
23次阅读
关注
ZYNQ的核心板原理图和PCB, The_Zynq_Book_ebook 中文和英文版.pdf 分享
该帖子部分内容已隐藏
付费阅读
已售 1
6
积分
黄金会员
5
钻石会员
4
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
chipdebug
3年前更新
30次阅读
关注
PCIe扫盲——TLP Header详解（一）
PCIe
事务层包（TLP）的一般格式如下图所示：
前面的文章介绍过，TLP Header为3DW或者4DW，Data Payload为1-1024DW，最后的TLP Digest...
+2
评分
回复
分享
52fpga
3年前更新
23次阅读
关注
FPGA实现 BT1120 必读文档，BT1120 协议规范
该帖子部分内容已隐藏
付费阅读
1
积分
登录购买
此内容为付费阅读，请付费后查看
评分
回复
分享
上一页
1
…
4
5
6
7
8
…
11
下一页
跳转
35人已关注
分享
FPGA CPLD资料源码分享
发布
关注
帖子
314
互动
377
阅读
1.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
