FPGA CPLD资料源码分享

FPGA CPLD资料源码分享-ChipDebug

FPGA CPLD资料源码分享

帖子 314互动 383关注 35

FPGA CPLD资料源码分享-ChipDebug

2名版主发布

等级-LV4-ChipDebug

3年前更新26次阅读

SystemVerilog与功能验证.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新4次阅读

PCIe扫盲——PCIe总线事务层入门（三）

PCIe PCIe总线设计之初，充分考虑到了音频和视频传输等这些对时间要求特别敏感的应用。为了保证这些特殊应用的数据包能够得到优先发送...

PCIe扫盲——PCIe总线事务层入门（三）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（三）-ChipDebug

PCIe扫盲——PCIe总线事务层入门（三）-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新12次阅读

Xilinx系列FPGA芯片IP核详解_刘东华编著.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新9次阅读

Synplify工具使用指南.pdf Synplify快速入门.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前发布5次阅读

海思高校合作——QA培训资料 RTL CODE 规范

该帖子内容已隐藏

评分

等级-LV2-ChipDebug

3年前更新8次阅读

lattice ecp3 FPGA 用IDDR x2 加 FIFO 实现 DDRIO x4 源码

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新13次阅读

PCIe扫盲——PCIe错误报告机制

PCIe PCIe总线有三种错误报告方式，分别是：
1. Completions：通过Completion中的状态位向Requestor返回错误信息
2. ...

PCIe扫盲——PCIe错误报告机制-ChipDebug

PCIe扫盲——PCIe错误报告机制-ChipDebug

PCIe扫盲——PCIe错误报告机制-ChipDebug

+6

PCIe扫盲——PCIe错误报告机制-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新21次阅读

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线

PCIe 前面的文章中多次说道，PCIe总线在软件上是向前兼容PCI总线的。因此，PCIe总线完整的继承了PCI总线中的配置空间（Configuration ...

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

+1

PCIe扫盲——PCIe总线怎样做到在软件上兼容PCI总线-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新5次阅读

华为FPGA小数分频专利

该帖子部分内容已隐藏

评分

等级-LV2-ChipDebug

3年前发布15次阅读

lattice xo3 LVDS 7:1 源码工程示例

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新11次阅读

PCIe扫盲——PCIe总线数据链路层入门

PCIe 前面的文章介绍过，数据链路层（Data Link Layer）主要进行链路管理（Link Management）、TLP错误检测，Flow Control和Link功耗...

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

PCIe扫盲——PCIe总线数据链路层入门-ChipDebug

评分

等级-LV4-ChipDebug

9个月前更新34次阅读

华为Synplify快速入门.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新26次阅读

华为海思coding style.doc 海思高校合作——QA培训资料 RTL CODE 规范

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新7次阅读

华为FPGA设计流程指南.doc

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新5次阅读

华为VHDL设计风格和实现.ppt

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新15次阅读

华为_大规模逻辑设计指导书.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新26次阅读

PCIe扫盲——PCIe总线物理层入门

PCIe 前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文...

PCIe扫盲——PCIe总线物理层入门-ChipDebug

PCIe扫盲——PCIe总线物理层入门-ChipDebug

PCIe扫盲——PCIe总线物理层入门-ChipDebug

PCIe扫盲——PCIe总线物理层入门-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新8次阅读

华为同步电路设计规范.pdf 密码：openfree

该帖子部分内容已隐藏

评分

等级-LV1-ChipDebug

3年前更新24次阅读

基于 FPGA 的视频流人脸伪造设备

第一部分设计概述（Design Introduction）
1.1 设计目的
近年来随着机器学习等技术的发展，人工智能在图像识别、语音处理等方...

基于 FPGA 的视频流人脸伪造设备-ChipDebug

基于 FPGA 的视频流人脸伪造设备-ChipDebug

基于 FPGA 的视频流人脸伪造设备-ChipDebug

+34

基于 FPGA 的视频流人脸伪造设备-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新967次阅读

精FPGA学习精品资料汇总帖

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新17次阅读

华为以太网时钟同步技术——时钟透传技术白皮书.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新15次阅读

华为硬件工程师手册_全.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新3次阅读

华为专利一种将异步时钟域转换成同步时钟域的方法.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新21次阅读

PCIe扫盲——一个Memory Read操作的例子

PCIe 前面的一系列文章简要地介绍了PCIe总线的结构、事务层、数据链路层和物理层。下面我们用一个简单地的例子来回顾并总结一下。
如...

PCIe扫盲——一个Memory Read操作的例子-ChipDebug

PCIe扫盲——一个Memory Read操作的例子-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新4次阅读

华为上研硬件BTS 静态时序分析与逻辑…pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新18次阅读

华为 Verilog典型电路设计.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新14次阅读

华为 FPGA设计高级技巧 Xilinx篇.pdf

该帖子部分内容已隐藏

评分

等级-LV4-ChipDebug

3年前更新37次阅读

PCIe扫盲——BDF与配置空间

PCIe 前面的文章中介绍过，每一个PCIe设备可以只有一个功能（Function），即Fun0。也可以拥有最多8个功能，即多功能设备（Multi-Fun）...

PCIe扫盲——BDF与配置空间-ChipDebug

PCIe扫盲——BDF与配置空间-ChipDebug

PCIe扫盲——BDF与配置空间-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新57次阅读

PCIe扫盲——高级错误报告AER（一）

PCIe 前面的文章提到过高级错误报告（Advanced Error Reporting，AER），接下来详细地介绍一下这一功能。在已有的PCIe错误报告机...

PCIe扫盲——高级错误报告AER（一）-ChipDebug

PCIe扫盲——高级错误报告AER（一）-ChipDebug

评分

等级-LV4-ChipDebug

3年前更新28次阅读

华为 Verilog HDL入门教程.pdf

该帖子部分内容已隐藏

评分

上一页 1…3 456 7…11 下一页跳转