首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA开源项目
帖子 40
互动 73
关注 26
FPGA开源项目
超级版主
发布
全部
最新发布
最新回复
热门
精华
jenmyliu
1年前更新
41次阅读
关注
FPGA实现Cordic算法求解arctanθ
一. 简介
由于在项目中需要使用的MPU6050，进行姿态解算，计算中设计到arctan 和 sqr(x*2 + y * 2),这两部分的计算，在了解了...
评分
1
分享
chipdebug
2年前更新
37次阅读
关注
适用于xilinx FPGA的 FTDI FT245 同步异步 FIFO 桥接源码
FTDI FT245 同步/异步 FIFO 桥该组件提供了从 FTDI 异步或同步 FIFO 接口（例如在 FT245 或 FT2232 上找到）到 AXI4 主设备和 GPIO 接口的桥接。FT2232 等设备必须使用 FTDI 的 FT_PROG EEPROM 编程工具切换到 FIFO 模式。支持它的 FTDI 设备的异步和同步模式...
评分
回复
分享
chipdebug
2年前更新
34次阅读
关注
FPGA上可以使用的开源USB-CDC 设备IP核 verilog源码分享
该组件是一个简单的 USB 外设接口（设备）实现，枚举为高速 (480Mbit/s) 或全速 (12Mbit/s) CDC-ACM 设备。该 IP 具有用于输入和输出数据的简单 FIFO 接口（有效、数据、接受），以及用于连接到 USB PHY 的 UTMI 接口。特征高速或全速 USB CDC 设备。硬件枚举...
评分
回复
分享
chipdebug
2年前发布
34次阅读
关注
开源的可用于FPGA的usb 协议监听IP
这个IP核是一个 HS/FS USB2.0 分析器（USB 总线嗅探器）。该内核监控 UTMI 接口并通过 AXI-4 总线主接口将看到的流量记录到内存缓冲区。可以连续提取日志格式（连续捕获模式），或者当内存缓冲区已满时内核可以停止捕获（单次模式）。使用 AXI4-Lite 从接口执...
评分
1
分享
jenmyliu
1年前更新
32次阅读
关注
FPGA实现平衡小车
一. 硬件介绍
底板资源:
TB6612电机驱动芯片 * 2
MPU6050陀螺仪
评分
回复
分享
chipdebug
1年前更新
30次阅读
关注
xilinx FPGA上可以使用的UART 转 AXI 调试桥接verilog源码
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
评分
1
分享
chipdebug
2年前更新
30次阅读
关注
FPGA上的AXI-4接口的RAM Tester 测试 verilog源码
这是个用于在32位的AXI-4总线上进行内存性能读写测试的IP Core.它也能用于读写校验。访问是通过AXI-4突发操作完成的。简单用例如下：##################################################################
# run_ram_test: Write pattern to RAM array
######...
评分
回复
分享
chipdebug
2年前更新
18次阅读
关注
HDLC (High-level Data Link Control) VHDL 源码分享
HDLCHDLC（高级数据链路控制）是一组用于在点对点节点之间传输同步数据包的协议。在这个控制器中，数据被组织成帧。HDLC 协议位...
评分
回复
分享
chipdebug
2年前更新
16次阅读
关注
FPGA实现MMC（和衍生标准）主机控制器的开源代码
进行中的工作 - 基本上可以正常工作但尚未完成稳定版本。特征1 位 / 4 位数据模式。大扇区缓冲区（用于多个扇区读取或写入）。AXI-4 DMA。当前bugsDMA：不支持卡写入模式（仅作为从卡读取的功能）。鲁棒性：目前不检查传入响应的 CRC7 / CRC16。写入：多扇区...
评分
1
分享
chipdebug
2年前更新
6次阅读
关注
分享个wishbone接口的HDLC 协议 VHDL源码
前面分享了一个HDLC协议源码https://chipdebug.com/forum-post/40912.html，这里再分享个wishbone接口的HDLC 协议 verilog 源码...
评分
回复
分享
上一页
1
2
26人已关注
分享
FPGA开源项目
FPGA开源项目
发布
关注
帖子
40
互动
73
阅读
3478
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
