首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 613
互动 464
关注 63
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
stephen2017
3年前更新
40次阅读
关注
初识微分、积分PID电路的本质及电容
很多朋友觉得PID是遥不可及，很神秘，很高大上的一种控制，对其控制原理也很模糊，只知晓概念性的层面，知其然不知其所以然，那...
+18
评分
回复
分享
Jackle910
3年前更新
23次阅读
关注
VCC和GND之间电容的作用
作用：电源输入 / 输出滤波电容，主要用于稳定输出，对稳压有利 电容的主要作用稳压 电源与地之间接电容的原因有两个作...
评分
回复
分享
Jackle910
3年前更新
23次阅读
关注
40个实用模拟电路小常识
1、电接口设计中，反射衰减通常在高频情况下变差，这是因为带损耗的传输线反射同频率相关，这种情况下，尽量缩短PCB走线就显得异常重要。 2、稳压二极管就是一种稳定电路工作电压的二极管，由于特殊的内部结构特点，适用反向击穿的工作状态，只要限制电流的...
评分
回复
分享
Adolph
3年前更新
29次阅读
关注
FPGA和数字电路的奥秘：从锁存器到触发器
数字电路根据其逻辑功能的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的输出输出只取决于输入，与电路...
+4
评分
回复
分享
Adolph
3年前更新
46次阅读
关注
用Vim进行Verilog编程和仿真的应用实例
我的应用实例
选用Vim这种编辑工具的原因是，在Xilinx的开发工具Vivado里直接编辑、或者用Sublime、UltraEdit这样的代码编辑工具，需要做很多Verilog编程的重复劳动，比如写模块的声明、写内部用到的wire reg变量的声明。而Vim加了特定的插件之后，这些可以输...
评分
回复
分享
kikong
3年前更新
22次阅读
关注
FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术
串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。 本文...
+7
评分
回复
分享
geekdechao
3年前更新
27次阅读
关注
几组实用FPGA原理设计图
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它...
+1
评分
回复
分享
fuckfpga
3年前更新
41次阅读
关注
【FPGA】高速信号处理中的片外信号输入输出静态时序分析
之前做的一个超宽带非均匀采样系统中遇到的一些问题，虽然本文所述方法并未实际用到并解决遇到的问题，但也是给了很大的启发和参...
评分
回复
分享
eurkidu
3年前更新
16次阅读
关注
FPGA流控的一种方式——计算在途数量
最近在项目中遇到一个反压的问题，简化下模型如下图所示。A模块给其他逻辑发送数据，其他逻辑会返回一定量的数据给B模块,且B模块...
评分
回复
分享
Charlie_Jade
3年前更新
35次阅读
关注
FPGA学习经验总结
在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理...
1
回复
分享
luozz
3年前更新
115次阅读
关注
IC设计中逻辑表达式如何转换为晶体管电路
在数字IC设计面试中经常会被要求画出某一个逻辑表达式的管级电路，本文将基于逻辑门的构成解释如何完成任意逻辑的管级电路设计。...
+4
评分
回复
分享
hongting
3年前更新
43次阅读
关注
常用通信协议总结及FPGA实现（上）
1.UART
UART是异步串行通信口的总称。它所包含的RS232RS449RS423等等是对应各种异步串行通信口的接口标准和总线标准。他...
评分
回复
分享
hongting
3年前更新
35次阅读
关注
常用通信协议总结及FPGA实现（下）
继续更新常用的串口通信协议。本次要介绍的是SPI协议。
3.SPI： SPI（serial peripheral interface）也是一种同步串行通...
评分
回复
分享
mscststs
3年前更新
28次阅读
关注
FPGA时序基础理论
对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想...
+4
评分
回复
分享
Ordinary
3年前更新
24次阅读
关注
FPGA知识汇集-FPGA系统时序理论
时序约束条件
下面来具体讨论一下系统时序需要满足的一些基本条件。我们仍然以下图的结构为例，并可以据此画出相应的时序分析...
评分
回复
分享
vishva
3年前更新
40次阅读
关注
哈工大体系结构lab3 —— 流水线处理器的verilog实现
流水线处理器的verilog实现
是的我刚刚验收完最后一个实验，所以怀着激动的心情，把当时其中一个留档的代码发出来，还算较为清晰...
评分
回复
分享
liximomo
3年前更新
29次阅读
关注
fpga实操训练（vga测试）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】我自己读书那会，买的电脑还是以台式机居...
+4
评分
回复
分享
comehope
3年前更新
8次阅读
关注
FPGA 基本模块的主要功能
1．可编程输入/输出单元（I/O 单元）
FPGA 的 I/O 单元被划分为若干个组（Bank），每个 Bank 的接口标准由其接口电压 VCCO 决定...
评分
回复
分享
ipqsn
3年前更新
12次阅读
关注
数字ic基础-FPGA中的memory and block ram
am：random access memory
FPGA中存储数据的几种方式
1.DFF 也就是D触发器，但只保存1bit，数据大了浪费资源
2.利用look up tab...
+2
评分
回复
分享
lzh
3年前更新
17次阅读
关注
FPGA中的PLL（锁相环）与Glitches（小故障）
PLL（phase laocked loop）
如果晶振（Oscillator）频率不够高，锁相环就派上用场了。（创建时钟倍频器）
大概原理（我猜）：检...
评分
回复
分享
Incess
3年前更新
40次阅读
关注
D触发器的建立时间和保持时间物理含义探讨
图1 D某款触发器示意图 我理解这个D触发正常运转要满足四个约束，第一个是建立时间，第二个是保持时间，第三个是对于最后一个...
+2
评分
回复
分享
Zack
3年前更新
18次阅读
关注
锁存器、触发器、寄存器和缓冲器的区别
一、锁存器
锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
锁存器不同于触发器，它不...
评分
回复
分享
jenmyliu
3年前更新
26次阅读
关注
FPGA学习笔记：verilog基础代码与modelsim仿真(四)——呼吸灯
呼吸灯
功能目标：实现Led灯由熄灭逐渐变亮至完全点亮，再逐渐变暗至完全熄灭，循环往复。
1.输入输出原理图
将系统时钟与复位按...
+1
评分
回复
分享
Airkids_zz
3年前更新
150次阅读
关注
基于FPGA平台实现 ARM Cortex-M0 SOC（一）简介
本系列笔记为基于FPGA平台实现 ARM Cortex-M0 SOC 集创赛作品复盘
Platform： ARM Cortex-M0 Design Srart AT510
XLINX FPGA
ARM...
-1
回复
分享
BertramChen
3年前更新
22次阅读
关注
FPGA 核和FPGA Fabric的区别是什么？
常常在外文资料以及手册中看到Fabric？时常感觉翻译起来很尴尬，例如：
那么这个专业单词到底该如何翻译以及如何理解呢？
我们通...
评分
回复
分享
hongting
3年前更新
12次阅读
关注
FPGA 中的 Noc
FPGA基本盘一直是通信设备、音视频解码、加密协议、信号处理、汽车军工石油等高利润领域，但是这使得它无法大量普及，需要找更大的市场。
于是，首先需要降低开发难度。于是，xilinx推出统一开发平台，希望大家都能使用FPGA是解决并行运算的问...
评分
回复
分享
hongting
3年前更新
42次阅读
关注
【FPGA】VGA彩条显示
前言 随着社会的飞速发展，很多电子设备为了方便观察性能和实现更多的功能，都会为其配备一块显示屏，这也促进了...
+2
评分
回复
分享
hongting
3年前更新
10次阅读
关注
verilog中的 & 运算符作为单目运算符时使用
module test( input [2:0] a, output[2:0] b ); assign b = &a;
endmodule 在上述代码中assign b = &a实际上等效于...
评分
回复
分享
yang9527
2年前更新
34次阅读
关注
FPGA架构及相关基本概念
目录/contents● FPGA基础知识● FPGA基本架构● FPGA应用领域与优势● FPGA开发流程01FPGA基础知识FPGA(Field Programmable Gat...
+5
评分
回复
分享
starkwang
2年前更新
29次阅读
关注
FPGA基础语法
一、逻辑值
0：表示低电平，对应电路GND；
1：表示高电平，对应电路VCC;
X：表示未知，可为高电平，也可为低电平；
1
回复
分享
上一页
1
…
15
16
17
18
19
…
21
下一页
跳转
63人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
613
互动
464
阅读
7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
