首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 613
互动 421
关注 55
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
mscststs
3年前更新
13次阅读
关注
FPGA开发设计必经之路：时序分析
时序分析是FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。时钟的时序特...
+7
评分
回复
分享
Incess
3年前更新
13次阅读
关注
ASIC向FPGA的移植
ASIC原型验证是整个验证环节中非常重要的步骤之一，也是将ASIC的代码移植到FPGA平台上最重要的原因，本文章的意义在于：
对于系...
评分
1
分享
mscststs
3年前更新
13次阅读
关注
FPGA跨时钟域处理3大方法揭秘！
跨时钟域处理是FPGA设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个FPGA初学者的必修课。如果是还在校生，跨...
评分
回复
分享
Poison
3年前更新
13次阅读
关注
什么是JESD204标准，为什么我们要重它？
一种新的转换器接口的使用率正在稳步上升，并且有望成为未来转换器的协议标准。这种新接口JESD204诞生于几年前，其作为转换...
+4
评分
回复
分享
mscststs
3年前更新
12次阅读
关注
PCIe传输速率和可用带宽(吞吐量)计算
几个概念：
传输速率为每秒传输量GT/s，而不是每秒位数Gbps，是因为传输量包括不提供额外吞吐量的开销位，比如PCIe 1x和PCIe 2x...
评分
回复
分享
Jackle910
3年前更新
12次阅读
关注
FPGA时序约束理论之伪路径
1. 什么是伪路径？
伪路径指的是该路径存在，但该路径的电路功能不会发生或者无须时序约束。如果路径上的电路不会发...
评分
回复
分享
pipisan
2年前更新
12次阅读
关注
【LabVIEW FPGA图形化】IP集成节点：频率计
一、前情提要
上一节内容介绍了LabVIEW中比较实用的ngc文件，并通过分析底层代码的编写进一步说明了LabVIEW中IP集成节点导入与编...
评分
回复
分享
BertramChen
3年前更新
12次阅读
关注
Verilog阻塞与非阻塞赋值详解
导言
关于Verilog阻塞与非阻塞的问题，非常多的教程给出了解释，但大多仅给出一些关于阻塞非阻塞的设计原则，没有更加详细的讲解...
评分
回复
分享
wuzhihua2
2年前更新
12次阅读
关注
FPGA状态机中的独热编码（One-hot）Fsm onehot
独热编码即 One-Hot 编码，又称一位有效编码，其方法是使用N位状态寄存器来对N个状态进行编码，每个状态都有它独立的寄存器位，...
评分
回复
分享
XYShaoKang
2年前更新
12次阅读
关注
二进制转BCD码模块
01概述BCD码（Binary-Coded Decimal），用4位二进制数来表示1位十进制数中的0~9这10个数码，是一种二进制的数字编码形式，用二...
+3
评分
回复
分享
chipdebug
3年前更新
12次阅读
关注
PCIe扫盲——物理层逻辑部分基础（二）
PCIe
上一篇文章中提到了Mux会对来自数据链路层的数据（TLP&DLLP）插入一些控制字符，如下图所示。当然，这些控制字符只用于物理...
+7
评分
回复
分享
Poison
3年前更新
12次阅读
关注
RTL设计风格及Verilog编码规范（一）
一、同步设计
1.1 时钟的同步设计
关注问题：
（1）设计中尽可能使用单时钟和单时钟边沿触发
+6
评分
回复
分享
geekdechao
3年前更新
12次阅读
关注
几组实用FPGA原理设计图
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它...
+1
评分
回复
分享
eurkidu
3年前更新
12次阅读
关注
FPGA流控的一种方式——计算在途数量
最近在项目中遇到一个反压的问题，简化下模型如下图所示。A模块给其他逻辑发送数据，其他逻辑会返回一定量的数据给B模块,且B模块...
评分
回复
分享
rqqt
4年前发布
12次阅读
关注
FPGA用Avalon传输数据到NIOS中，数据传输不过去
现在的情况是，在nios软核这边能从地址中用IODR数据出来，但是这个数据不是正确的数据， 接收到的数据为-662623211这样的数，而我硬件部分寄存器中给的是32’h000000ff。 有没有大佬知道是啥问题啊，我搞了三天了，怎么弄都是这个问题。
评分
回复
分享
fifo
2年前发布
12次阅读
关注
DAC产生刺激信号，求大佬解答
用SPI配置寄存器输出刺激信号，寄存器配置的数据没有问题，ila抓到的时序和返回的数据也都是对的，硬件也没有问题，还有什么地方会有问题啊，想了好几天了，还是没解决？
评分
1
分享
Poison
3年前更新
12次阅读
关注
IIC专题代码篇（二）
三、顶层模块// synopsys translate_off
`include "timescale.v"
// synopsys translate_on
`include "i2c_master_defines.v"
评分
回复
分享
boxFPGA
2年前更新
11次阅读
关注
SystemVerilog-时序逻辑建模（4）同步和异步复位
Part1数字硬件建模SystemVerilog-时序逻辑建模（4）同步和异步复位数字门级电路可分为两大类：组合逻辑和时序逻辑。锁存器是组合...
+5
评分
回复
分享
mscststs
3年前更新
11次阅读
关注
FPGA学习-CRC校验
一、CRC原理。
CRC校验的原理非常简单，如下图所示。
其中，生成多项式是利用抽象代数的一些规则推导出来的，而模2...
+4
评分
回复
分享
Poison
3年前更新
11次阅读
关注
AXI4/AXI5-Stream协议介绍
AXI4-Stream简介
AXI4-Stream概念简介
AXI4-Stream是一种标准协议接口，可用于芯片内部的数据流传输，不同于内存数据传输相关协...
+5
评分
回复
分享
Poison
3年前更新
11次阅读
关注
RTL设计风格及Verilog编码规范（二）异步时钟处理
一、时钟
1.1 为时钟生成电路建立单独模块
1、对于时钟生成电路，建议使用一个单独的模块管理（复位同样建议这样做）
2、不要对...
评分
回复
分享
chipdebug
3年前发布
11次阅读
关注
FPGA 产生伪随机数(LFSR)的verilog代码
挺简单的一段代码，来自Altera（现在的Intel PSG）,不过这个离散程度无法确认。// Copyright 2007 Altera Corporation. All rights reserved.
// Altera products are protected under numerous U.S. and foreign patents,
// maskwork rights, copyrights an...
评分
回复
分享
BertramChen
3年前更新
11次阅读
关注
FPGA/IC优质开源项目（九）RISC
导言
本期主要给大家带来优秀的risc的处理器，前面推荐过几个比如阿里的开源cpu以及zipcpu，大家可以到开源集合中查看，本次推荐...
+1
评分
回复
分享
kikong
3年前更新
11次阅读
关注
FPGA知识汇集-串行 RapidIO: 高性能嵌入式互连技术
串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。 本文...
+7
评分
回复
分享
vishva
3年前更新
11次阅读
关注
PCIe架构概述（三）
PCIe专题 设备层简介PCIe定义了分层的架构，如图2-12所示。可以将这些层在逻辑上拆分为两个独立运行的部分，因为它们各自具有用...
+2
评分
回复
分享
weakish
3年前更新
11次阅读
关注
Linux下FPGA开发工具ISE的环境变量设置
Xilinx ISE 工具版本Xilinx ISE软件有两个版本:数字格式和字母格式。数字版本是用于客户的软件版本。它的格式是<主版本号&g...
评分
回复
分享
Poison
3年前更新
11次阅读
关注
详析电流隔离 LVDS 接口
信号传输应用常用的方法是低压差分信号传输(LVDS)。这涉及到串行数据传输的既有接口标准 (TIA/EIA-644)，除了极佳的节能特性和高...
评分
回复
分享
Poison
3年前更新
11次阅读
关注
LDO需要关注的重要指标
以下内容来自：ADI智库
LDO 有哪些关键指标，其定义是什么？
输入电压范围：
LDO 的输入电压范围决定了最低的可用输入电源电压。指标可能 提供宽的输入电压范围，但最低输入电压必须超过压降加上想要的输出电压值。例如， 150mV 的压降对于稳定的 2.8V 输出来...
评分
回复
分享
popomao
3年前发布
11次阅读
关注
FPGA数字图像处理的应用场景
数字图像处理方法的重要性源于两个主要应用领域：Ÿ o 改善图像信息以便解释。o 为存储、传输和表示而对图像数据进行处理，以便于机器自动理解。图像处理(image processing)：用计算机对图像进行分析，以达到所需结果的技术。又称影像处理。一般指数...
1
回复
分享
XYShaoKang
3年前更新
11次阅读
关注
FPGA学习、一起来了解一下FIFO！
一：fifo是什么
FIFO的完整英文拼写为FirstIn First Out，即先进先出。FPGA或者ASIC中使用到的FIFO一般指的是...
评分
回复
分享
上一页
1
…
16
17
18
19
20
21
下一页
跳转
55人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
613
互动
421
阅读
5.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
