首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 614
互动 439
关注 57
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
BertramChen
3年前更新
16次阅读
关注
FPGA 核和FPGA Fabric的区别是什么？
常常在外文资料以及手册中看到Fabric？时常感觉翻译起来很尴尬，例如：
那么这个专业单词到底该如何翻译以及如何理解呢？
我们通...
评分
回复
分享
Poison
3年前更新
16次阅读
关注
CRC基本原理和计算方式
循环冗余校验(CRC) 背景循环冗余校验码(CRC) 是在数字数据的生成、传输、处理或存储过程中用于错误检测的最广泛使用的代码之一...
+16
评分
回复
分享
Poison
3年前更新
16次阅读
关注
详析电流隔离 LVDS 接口
信号传输应用常用的方法是低压差分信号传输(LVDS)。这涉及到串行数据传输的既有接口标准 (TIA/EIA-644)，除了极佳的节能特性和高...
评分
回复
分享
vishva
3年前更新
16次阅读
关注
VHDL的编码风格（Verilog也可参考思想）
挺久没有更新，今天更新一篇小文章。最近正在整理一个SDRAM控制器的教程（VHDL），现在更新的小文章是想为后续的SDRAM教程以及其...
评分
回复
分享
mscststs
3年前更新
16次阅读
关注
FPGA开发设计必经之路：时序分析
时序分析是FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。时钟的时序特...
+7
评分
回复
分享
mscststs
3年前更新
16次阅读
关注
FPGA跨时钟域处理3大方法揭秘！
跨时钟域处理是FPGA设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个FPGA初学者的必修课。如果是还在校生，跨...
评分
回复
分享
kikong
2年前更新
15次阅读
关注
基于Xlinx的时序分析与约束（4）—-主时钟约束
主时钟约束语法
主时钟约束，就是我们对主时钟（Primary Clock）的时钟周期进行约束（告诉综合工具布局布线的标准），这个约束是...
+9
评分
回复
分享
Poison
3年前更新
15次阅读
关注
IIC专题代码篇（一）
一、IIC主机bit控制// Timing: Normal mode Fast mode
/////////////////////////////////////////////////////////////////////...
评分
回复
分享
BertramChen
3年前更新
15次阅读
关注
FPGA学习经验总结
在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理解...
评分
回复
分享
Poison
3年前更新
15次阅读
关注
IIC专题代码篇（二）
三、顶层模块// synopsys translate_off
`include "timescale.v"
// synopsys translate_on
`include "i2c_master_defines.v"
评分
回复
分享
Poison
3年前更新
15次阅读
关注
FPGA应用设计的优秀电源管理解决方案~
为FPGA应用设计良好的电源管理解决方案并非简单的任务，而目前已经有许多相关的技术讨论。今天为大家分享的内容一方面旨在找到正...
+17
评分
回复
分享
Poison
3年前更新
15次阅读
关注
AXI4/AXI5-Stream协议介绍
AXI4-Stream简介
AXI4-Stream概念简介
AXI4-Stream是一种标准协议接口，可用于芯片内部的数据流传输，不同于内存数据传输相关协...
+5
评分
回复
分享
Harman
2年前更新
15次阅读
关注
VHDL实现动态数码管驱动
目录
简介:
程序设计：
下载验证：
评分
回复
分享
liximomo
3年前更新
15次阅读
关注
fpga实操训练（vga测试）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】我自己读书那会，买的电脑还是以台式机居...
+4
评分
回复
分享
Incess
3年前更新
15次阅读
关注
ASIC向FPGA的移植
ASIC原型验证是整个验证环节中非常重要的步骤之一，也是将ASIC的代码移植到FPGA平台上最重要的原因，本文章的意义在于：
对于系...
评分
1
分享
popomao
3年前发布
14次阅读
关注
FPGA数字图像处理的应用场景
数字图像处理方法的重要性源于两个主要应用领域：Ÿ o 改善图像信息以便解释。o 为存储、传输和表示而对图像数据进行处理，以便于机器自动理解。图像处理(image processing)：用计算机对图像进行分析，以达到所需结果的技术。又称影像处理。一般指数...
1
回复
分享
fifo
2年前发布
14次阅读
关注
DAC产生刺激信号，求大佬解答
用SPI配置寄存器输出刺激信号，寄存器配置的数据没有问题，ila抓到的时序和返回的数据也都是对的，硬件也没有问题，还有什么地方会有问题啊，想了好几天了，还是没解决？
评分
1
分享
boxFPGA
2年前更新
14次阅读
关注
SystemVerilog-时序逻辑建模（4）同步和异步复位
Part1数字硬件建模SystemVerilog-时序逻辑建模（4）同步和异步复位数字门级电路可分为两大类：组合逻辑和时序逻辑。锁存器是组合...
+5
评分
回复
分享
pipisan
2年前更新
14次阅读
关注
【LabVIEW FPGA图形化】IP集成节点：频率计
一、前情提要
上一节内容介绍了LabVIEW中比较实用的ngc文件，并通过分析底层代码的编写进一步说明了LabVIEW中IP集成节点导入与编...
评分
回复
分享
wuzhihua2
2年前更新
14次阅读
关注
FPGA状态机中的独热编码（One-hot）Fsm onehot
独热编码即 One-Hot 编码，又称一位有效编码，其方法是使用N位状态寄存器来对N个状态进行编码，每个状态都有它独立的寄存器位，...
评分
回复
分享
BertramChen
3年前更新
14次阅读
关注
FPGA/IC优质开源项目（九）RISC
导言
本期主要给大家带来优秀的risc的处理器，前面推荐过几个比如阿里的开源cpu以及zipcpu，大家可以到开源集合中查看，本次推荐...
+1
评分
回复
分享
Poison
3年前更新
14次阅读
关注
RTL设计风格及Verilog编码规范（一）
一、同步设计
1.1 时钟的同步设计
关注问题：
（1）设计中尽可能使用单时钟和单时钟边沿触发
+6
评分
回复
分享
vishva
3年前更新
14次阅读
关注
PCIe架构概述（三）
PCIe专题 设备层简介PCIe定义了分层的架构，如图2-12所示。可以将这些层在逻辑上拆分为两个独立运行的部分，因为它们各自具有用...
+2
评分
回复
分享
weakish
3年前更新
14次阅读
关注
Linux下FPGA开发工具ISE的环境变量设置
Xilinx ISE 工具版本Xilinx ISE软件有两个版本:数字格式和字母格式。数字版本是用于客户的软件版本。它的格式是<主版本号&g...
评分
回复
分享
BertramChen
3年前更新
14次阅读
关注
FPGA学习-8B/10B编码
8B/10B，也叫做8字节/10字节或8B10B。8B/10B方式最初由IBM公司于1983年发明并应用于ESCON(200M互连系统），由Al Widmer和Peter F...
评分
回复
分享
Simeone_xu
2年前更新
14次阅读
关注
FPGA开发流程：详解每一环节的物理含义和实现目标
要知道，要把一件事情做好，不管是做哪们技术还是办什么手续，明白这个事情的流程非常关键，它决定了这件事情的顺利进行与否。同...
+15
1
回复
分享
eurkidu
3年前更新
13次阅读
关注
FPGA流控的一种方式——计算在途数量
最近在项目中遇到一个反压的问题，简化下模型如下图所示。A模块给其他逻辑发送数据，其他逻辑会返回一定量的数据给B模块,且B模块...
评分
回复
分享
Poison
3年前更新
13次阅读
关注
什么是JESD204标准，为什么我们要重它？
一种新的转换器接口的使用率正在稳步上升，并且有望成为未来转换器的协议标准。这种新接口JESD204诞生于几年前，其作为转换...
+4
评分
回复
分享
Jackle910
3年前更新
13次阅读
关注
FPGA学习-关于延迟的用法
1.0延时
Verilog和VHDL是一种基于实际电路进行设计的硬件描述语言，所以在设计时，要更多的基于实际电路去考虑延时的添加。
在实...
+3
评分
回复
分享
BertramChen
3年前更新
13次阅读
关注
FPGA设计的8大重要知识点，你都get了吗？
1. 面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查...
+1
评分
回复
分享
上一页
1
…
16
17
18
19
20
21
下一页
跳转
57人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
614
互动
439
阅读
6.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
