首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
Poison
2年前更新
6次阅读
关注
High Speed Serdes 技术概述（三）
1.3.4 差动驱动器
差分驱动级是一个模拟电路，用于驱动差分信号的真信号和补信号。输出数据的驱动必须使抖动最小化。在一些...
+5
评分
回复
分享
Poison
2年前更新
5次阅读
关注
Constraint I/O Delay
About Constraining I/O Delay
为了精确对外部时序进行建模，必须要给出input和output端口的时序信息。因为Vivado仅能给出FPGA内部的时序信息，所以工程师需要用以下命令具体指出FPGA外部的时序延迟信息。
• set_input_delay
• set_output_delay
评分
回复
分享
Poison
2年前更新
153次阅读
关注
FPGA/IC优质开源项目（一）
1FPGA/IC优质开源项目（一） Alexforencich系列
Verilog Ethernet Components
介绍
这个项目早在2021年就推荐过，只是当时简略的...
评分
回复
分享
Poison
2年前更新
4次阅读
关注
FPGA复位信号设计讨论
复位概述复位作为电子系统中最常见的信号同时也是最重要的信号，它对工程师整体的设计表现有着极大的影响。复位信号可能深刻影响...
评分
回复
分享
Poison
2年前更新
17次阅读
关注
MIPI CSI-2 V4.0最新标准！
导言：
CSI-2 Version4.0发布，此次更新幅度比较大，值得一谈，官网上有如下描述：
Major Update to MIPI CSI-2 Camera Specification Enables Next Generation of Always On, Low Power, Machine Vision Applications.
1主要更新：
评分
回复
分享
Poison
2年前更新
46次阅读
关注
集成电路设计基础时序电路篇（一）
导言：
今天开个专题：CMOS VLSI Design，关于IC设计的书，之前推荐大家看过，我猜测很多人英文都很难看下去，所以花点时间翻译...
评分
回复
分享
Poison
1年前更新
25次阅读
关注
AXI4协议逻辑规范以及BUG处理
1AXI 握手协议规范以及BUG处理简介列举AXI应该遵循的逻辑规范以及一些逻辑BUG，即使是赛林丝官方的代码也要注意。规则AXI所需要...
评分
回复
分享
Poison
2年前更新
54次阅读
关注
FPGA/IC优质开源项目（五）CPU
本期开源项目主要为一些处理器，里面有相当的项目代码值得参考。ZipCPUZip CPU 是一种体积小、重量轻的 RISC CPU,具体设计目标包括：32 位。所有寄存器、地址和指令的长度都是 32 位。虽然字节大小本身曾经是 32 位，但 CPU 现在像所有其他 CPU 一样处理 8 ...
评分
回复
分享
Poison
2年前更新
131次阅读
关注
FPGA/IC优质开源项目（六）PCIe
LitePCIe
LitePCIe 提供小尺寸和可配置的 PCIe 内核。（非Verilog代码，是个库，想了解的可以稍微了解一下）
LitePCIe 是 LiteX 库的一部分，其目标是通过提供当今 SoC 中使用的组件（如以太网、SATA、PCIe、SDRAM 控制器...）
使用 Migen 描述 HDL 允许内核...
评分
回复
分享
Poison
2年前更新
5次阅读
关注
如何设计逐次逼近型ADC驱动电路
文章来自德州仪器官网
作者：Jenson Fang
逐次逼近型（SAR）ADC是在在工业，汽车，通讯行业中应用最广泛的ADC之一，例如电机电流...
+19
评分
回复
分享
Poison
1年前更新
40次阅读
关注
跨时钟域的几种基本处理方法
导言在很久之前便陆续谈过亚稳态，FIFO，复位的设计。本次亦安做一个简单的总结，从宏观上给大家展示跨时钟域的解决方案。什么是...
评分
回复
分享
Poison
1年前更新
31次阅读
关注
【手把手系列】：芯片设计中的Makefile简明教程
Makefile可以做什么？ Makefile可以根据指定的依赖规则和文件是否有修改来执行命令。常用来编译软件源代码，只需要重新编译修改过的文件，使得编译速度大大加快。 Makefile的基本格式 目标：依赖命令 目标是要生成的结果，依赖是生成结果需要的源文...
评分
回复
分享
Poison
2年前更新
363次阅读
关注
如何通过makefile实现Vivado自动化编译
导言
今天主要介绍通过配置Cygwin（在win环境执行makefile）和Vscode中实现Vivado从建立工程，综合，实现，生成bit，下载等一系...
评分
回复
分享
Poison
2年前更新
50次阅读
关注
【知识干货】The UVM Primer | 快速入门UVM 第二十三章 UVM Sequence
用于介绍UVM入门的最佳用书，形象介绍了UVM必要的组件，并结合简单的实验进行实现。非常基础，适合没有UVM基础的人快速入门从UVM...
+24
评分
回复
分享
Poison
2年前更新
24次阅读
关注
AXI4/AXI5-Stream协议介绍
AXI4-Stream简介
AXI4-Stream概念简介
AXI4-Stream是一种标准协议接口，可用于芯片内部的数据流传输，不同于内存数据传输相关协...
+5
评分
回复
分享
Poison
2年前更新
22次阅读
关注
FPGA/IC优质开源项目（七）综合
导言
开源项目推荐已经有六期了，已经发了AXI，PCIe，以太网，低速接口等等，大家可以从往期文章阅读。本期主要带来VHDL的开源项...
评分
回复
分享
Poison
2年前更新
11次阅读
关注
AXI4/AXI5-Stream协议介绍
AXI4-Stream简介
AXI4-Stream概念简介
AXI4-Stream是一种标准协议接口，可用于芯片内部的数据流传输，不同于内存数据传输相关协...
+5
评分
回复
分享
Poison
2年前更新
90次阅读
关注
Windows Subsystem for Linux运行Ubuntu并安装Synopsys软件
Windows Subsystem for Linux运行EDA软件
导言
大家用什么方式来运行Linux？安装各种EDA安装包呢？常见的可能是双系统、虚拟机、...
评分
回复
分享
Poison
2年前更新
20次阅读
关注
Ubuntu运行VCS+Verdi问题补充
导言给大家分享了Ubuntu的备份包，里面安装了VCS2018，VCS_MAX2018，Verdi2018,以及DC2018，便于大家学习，但有几个问题需要补充...
评分
1
分享
Poison
2年前更新
126次阅读
关注
FPGA/IC优质开源项目（三）AXI
今天主要介绍AXI的开源项目
1Alexforencich的AXI
介绍
主要包含AXI-lite，AXI，包含crossbar以及interconnect等，完成度非常高，语言为Verilog。主要文件以及仓库地址如下：
评分
回复
分享
Poison
2年前更新
20次阅读
关注
AXI4/AXI5-Stream协议介绍
AXI4-Stream简介
AXI4-Stream概念简介
AXI4-Stream是一种标准协议接口，可用于芯片内部的数据流传输，不同于内存数据传输相关协...
+5
评分
回复
分享
Poison
2年前更新
70次阅读
关注
AXI-Stream代码测试（alexforencich）
导言之前给大家介绍过alex的开源项目，现在开始陆续出教程，本期主要介绍最常见的AXIS，关于AXI-Stream的概念性教程。AXIS异步FI...
评分
回复
分享
Poison
2年前更新
79次阅读
关注
以太网（UDP）开源Verilog专题（一）
导言
之前就说过要出Alexforencich以太网开源代码教程，与其说是教程不如说是笔记，本次专题多篇发送，本篇主要记录一些基础知识...
+1
评分
回复
分享
Poison
2年前更新
143次阅读
关注
FPGA/IC优质开源项目（八）MIPI
导言：
本篇主要推荐关于mipi协议的开源项目，mipi常见的协议有DSI，CSI，I3C等。本篇将分别介绍相关的开源代码。
DSI
仓库地址...
评分
回复
分享
BertramChen
2年前更新
53次阅读
关注
FPGA/IC优质网站以及开源仓库推荐
本期给大家带来一些优质网站和开源仓库，便于大家快速寻找到先要的资料。
代码怎么找？
Github
一些大厂的开源代码基本都在githu...
评分
回复
分享
BertramChen
2年前更新
10次阅读
关注
FPGA/IC优质开源项目（九）RISC
导言
本期主要给大家带来优秀的risc的处理器，前面推荐过几个比如阿里的开源cpu以及zipcpu，大家可以到开源集合中查看，本次推荐...
+1
评分
回复
分享
BertramChen
2年前更新
153次阅读
关注
平头哥开源RISC-V处理器C910仿真
导言
最近花了点时间用VCS仿真了一下平头哥的开源RISC-V架构CPU，跑了几个case，但还没有时间去研究，仅仅是跑了一下，因为官方...
评分
1
分享
BertramChen
2年前更新
10次阅读
关注
Verilog阻塞与非阻塞赋值详解
导言
关于Verilog阻塞与非阻塞的问题，非常多的教程给出了解释，但大多仅给出一些关于阻塞非阻塞的设计原则，没有更加详细的讲解...
评分
回复
分享
BertramChen
2年前更新
7次阅读
关注
FPGA设计的8大重要知识点，你都get了吗？
1. 面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查...
+1
评分
回复
分享
BertramChen
2年前更新
50次阅读
关注
FPGA布线拥塞主要原因及解决方法
在FPGA开发设计中，我们可能会经历由于资源占用过高的情况，例如BRAM、LUT和URAM等关键资源利用率达到或超过80%，此时出现时序违...
+3
评分
回复
分享
上一页
1
…
7
8
9
10
11
…
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
