首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 422
关注 120
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
12.1定时- UCF中的周期约束重写NCF中的约束
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
MODESIM/核心生成器——我如何在ModelSim仿真内核?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.2i基础ALDEC——我如何将信息从输出返回到器件的输入而不改变网表?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i基础- ViTEX II,DCM -当我使用一个DCM的示意性ViTEX II设计时,M和D值的变化没有出现在仿真中
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
项目导航器-我无法从项目导航器快照中打开核心生成器中的核心
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i项目导航器“源具有相同的文件前缀”消息,当.tbw和源文件具有相同的名称时
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
当我将ISE项目从版本3 x转换为4.1i时,IE进程被重置。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
安装3.1i Service PACK 8——SyoPyS初始化失败
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
Xilinx应用笔记209 -一些CRC和数据宽度选项不产生可综合代码
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VyTEX/-E/-II/-II Pro/-2/-2/-1/- 6,SPARTAN-3/-3E/-3E/-3A-为什么在给定的Bank中所有的“VREF”连接都要绑在同一个电源上?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
在POS PHY 3级和FLUBES-4 COREGEN模型(VHDL)后端仿真中看到的61I核心生成器SIMPRIM问题
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1I核心生成器-“错误:无法找到项目核心FASTHETENET NETMACCOREY评估板”CIEELL微系统XC4000 1
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
ViTEX-E/-II/-II PRO/- 4 / – 5 -每功率/地对同时开关输出的最大数目(SSO指南)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i ISE安装-支持的操作系统有多少内存可用?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
4.1i FPGA编辑器/PAR在Windows 2000上运行-这些工具在退出时需要很长的时间来释放内存。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ViTEX/E/II——如果我把CKK90、CLK180或CLK270绑定到DLL的反馈引脚(CLKFB)会发生什么?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
内核生成器-“错误:无法自定义内核,java.郎.NoujMeoDoRoRo:”在IP更新被安装后发生
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1IXILIX2PrimeTime-如何获得SDF中的温度和电压比例?
xilinx_wiki
7年前发布
54
0
0
xilinx_wiki
4.2i基础ALDEC状态编辑器:如何将信号更改为变量?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
3.1i安装-在安装Service PACK 8之后,一些XILIXXCORILB仿真库在重新编译后是不完整的。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ViTeX配置- ViTeX、ViTeX-E和SpTaNII器件中的“PuxUpCK”选项是什么?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
61I创新-文件的Xilinx EngimeDead接口到EP-产品设计师(EPD)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
SpuliTy-如何禁用BUFS在高扇出线上的插入?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i核心生成器-如果“3xSiPaDeDe4”已安装(“损坏CordEn.PRJ文件”),则不能将3.1i项目转换为4.1i
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i安装-“无法初始化自动化- SyoPSyS初始化失败”Service PACK 8安装后出现错误
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
在项目导航器和OS中截断了包含空间的IS-SNAP快照名称。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
XCITE(DCI)——DCI I/O的DC功耗是多少?
3
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
5.1i XST -如何将多个注册输出在三态条件下输入到IOBs中?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3。FPGAExpress-我如何防止全局缓冲区插入(保持BUFGs不被推断)?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
如何使用CHIPSIONE内核插入器和设计管理器?
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
217
218
219
220
221
…
368
下一页
跳转
120人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
422
阅读
24.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则