首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 417
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2.1i联盟安装:如何设置客户端指向网络化安装?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGA编辑器2.1i运行NGDBug或BITGEN导致错误:解析器:3无法解析
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ViTEX/ViTEX II配置-完成引脚被保持在低外部。如何确定已完成的PIN是否已被释放?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ViTEX/ViTEX II配置-完成引脚不高;init引脚不走Low
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
2.1i安装、UNIX、Solaris:无法访问用户信息字段
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
FPGA配置XC3000/4000/5000 -长计数匹配尚未满足
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i安装-CAE库安装完成非常缓慢或挂起。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i COREGEN,CYIP2:VIETEX可变并行乘法器模型在Verilog行为仿真中只显示1周延迟
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器——当执行多个LogiBLUX实例的功能仿真时,某些副本不能正确初始化
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i基础-是否有一个工具将ABEL或AHDL设计转换为Verilog或VHDL格式
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
3.1i XC18V00 JTAGProgrammer——JTAGProgrammer支持18V00器件的SVD生成吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i XC3000 PAR错误:便携性:90命令行错误:参数(4)“true”需要与这些关键字中的一个匹配:“精确的杠杆”。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
2.1i FPGA编辑器——当将设计保存为宏时,FPGA.Eddio.EXE的Watson应用程序错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i惠普安装:HP安装可能不允许您通过“目标目录”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i安装- Solaris Installer Patch(CAE,实现工具和文档)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGA配置-配置将不开始
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础2.1I示意编辑器:“第3行;错误的字段数;总线”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
JTAG BSDL——BSDL文件中的VITEX-BG包丢失的PIN
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
示例:我如何在HDL中为ViTeX实例化LUT原语?(VHDL/Verilog)
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
12.4 NGDBug——“错误:NGDBug:76文件”。NGO不能合并成块“U1”(type=”)…
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
ViTeX-E FPGA Express 3.3——我如何实例化特殊的ViTEX-E I/O标准(LVDS,LVPECL)?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i核心生成器-“错误:文件COM\xilinx\ip”
在库中找不到类
“
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA配置-配置内存未满(Express模式400 0xLA/XV/SpartanXL)
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
FPGA配置-配置数据不正确
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGA配置-模式引脚可以直接连接到VCC(或地面)?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
3.1i科里根——XILIX核心发生器3.1I版本中的新内容
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础2.1I:ViTEX-E:不能访问项目管理器的XCV200 E-PQ240包
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i安装:意外错误发生-无法将MS注册表值转换为Java
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
ViTeX-E,SpartanIILVDS/LVPECL -我如何使用LVDS/LVPECL I/O标准?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
如何在HDL(VHDL/Verilog)中推断ROM?
xilinx_wiki
7年前发布
5
0
0
上一页
1
…
264
265
266
267
268
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
417
阅读
24.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则