首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 420
关注 120
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
12.1定时-时序报告的数据表部分不显示所有路径
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1I-病毒报告-AVX病毒检测报告\xILinx\SpAsTxL\Data SpTRAXL.ACD感染NATAS:4746病毒
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1IXST-“FATALHOLLATE:XST:Struut.C:522: 1.19 -数据损坏(StrucTraceXtoStpx)-负索引进程将终止”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1i CPLD芯片浏览器瞄准XC9588XL—6器件时的“尺寸调整布局”
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
HDL BeNCHER -如何添加额外的时钟周期到波窗口?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i CPLD HPREX-XC9500器件运行不匹配仿真
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ViTEX-E速度文件-影响时钟歪斜的速度建模问题已被固定。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ViTEX-E速度文件-为ViTEX-E全球时钟增加了新的速度模型。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ngdBug,示例-“错误:ngdBuff:432 -逻辑块”TimeGeReFixNist/IX11“类型为“false”(或‘TIL’或‘DFFRS’’)未展开。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
3.1i XFLASH——我如何允许XFLOW调用XST来综合HDL设计?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1ViTEX-MAP-组合的BLKRAM和基于切片的区域组没有正确翻译成PCF。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1i XST – VHDL LOC属性被忽略。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I XST—Verilog综合:XST在综合Verilog文件时挂在50%。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1IXST-XST拒绝有效的Verilog运算符%(VLGGY2008)。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i XST与Watson博士的错误崩溃:“C0000 0FD(堆栈溢出)”当“添加I/O缓冲器”取消选择时
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i XST-XST挂在行后:“提取内部节点的1位寄存器”。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i安装-当我有Xilinx工具的多个版本时,我是否安装所有3.3.06i器件更新CD?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i安装-在安装更新CD之后,我遇到“NGDBug错误:NGD:788 – NGD文件版本为2.15”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i VIETEX PAR -“FATALOLIGRATION:路由:BasrStuth.C:168:1.7.21.1-进程将终止。”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I SP4病毒-E PAR砂矿排斥含F5/F6 MUX的切片放置。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i UNIX安装(HP/Solaris)-在安装3.3.06i更新CD之后,缺少一些节奏ViTeX II示意性库。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VLTEX-E IIS模型- LVDSYTSF和LVDSYMIX之间的区别是什么?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i基础ISE项目导航器- LIPPJPPDCLIMPL.DLL页面故障
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i基础ISE,ECS-综合失败:“错误:无法加载符号xxx”消息在WEATWOS98上。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i ngdBug,SypR化6.1:“错误:NGDBug:432 -逻辑块”
“类型”DFFRS(或LDCP1)“未展开”。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I COREGEN单端口和双端口块内存错误在用.COE文件生成时发生。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEX,VISTEX-E,SpartanII,SpartanII-时钟和一般输入的最大允许上升时间是多少?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1I核心发生器-8B/10B编码器和解码器仿真错误-“实例化”ECOCODRY8B10BYV1BASE失败(设计单元未找到)。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础图解编辑器——“页面未打印,打印错误”在尝试打印示意图时遇到的消息
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
HW-130—你能用一个旧的1700适配器来Program18V00器件吗?
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
232
233
234
235
236
…
368
下一页
跳转
120人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
420
阅读
24.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则