首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
易灵思(Elitestek)
帖子 126
互动 49
关注 16
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
2名版主
发布
全部
最新发布
最新回复
热门
精华
XL_易灵思FPGA
1个月前更新
48次阅读
关注
Efinity优化策略
易灵思已经有专门的ppt把优化策略讲解完了。这里只是把操作再重新演示下,方便查阅用。
目前已经支持的优化选项如下图。其中为TI...
+3
评分
回复
分享
XL_易灵思FPGA
8个月前更新
84次阅读
关注
No serial flash detected, aborting flash programming
现象:通过Jtag bridge 烧写flash时提示 “No serial flash detected, aborting flash programming” 。结论: 2023.2及之前的版...
评分
回复
分享
XL_易灵思FPGA
8个月前更新
17次阅读
关注
ERROR: overwriting previous definition of module ‘xxx’ (VERI-1206)
该帖子部分内容已隐藏
付费阅读
已售 2
1
积分
登录购买
原因:"xxx"模块重复添加。
评分
回复
分享
XL_易灵思FPGA
5个月前发布
13次阅读
关注
[EFX-0377 ERROR] Clock port ‘CLK’ of instance ‘edb_top_inst/la0/la_resetn_p1~FF’ is constant. (xxx/Efinity/work_dbg/debug_top.v:4076)
虽然在module上给了时钟,但是在top上并没有定义,时钟不存在。如我在使用中没有定义input clk_25m另外添加debug的时钟也要看...
评分
回复
分享
XL_易灵思FPGA
1个月前更新
3次阅读
关注
怎样查看input/output delay是否生效
通过get_port命令查看接口。
get_ports *
以LVDS的输入输出为例
怎样去查看output delay set_output_delay -clock hdmi_rx_sl...
+5
评分
回复
分享
XL_易灵思FPGA
1个月前更新
2次阅读
关注
易灵思Trion FPGA PS配置模式–update(6)
准备工作
PS模式首先要把Bitstream Generation中的
(1)JTAG模式选择为Passive
(2)根据PS的位宽选择相应的Programming Mode.
+5
评分
回复
分享
上一页
1
…
3
4
5
16人已关注
分享
易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
发布
关注
帖子
126
互动
49
阅读
7631
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则