
易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。


2年前更新12次阅读

2年前发布38次阅读
该帖子部分内容已隐藏

2年前更新41次阅读
该帖子部分内容已隐藏

2年前更新228次阅读

2年前发布12次阅读

2年前发布253次阅读

2年前发布56次阅读

2年前更新15次阅读

2年前发布49次阅读

2年前更新55次阅读

2年前更新19次阅读

2年前发布4次阅读

2年前发布28次阅读

2年前发布218次阅读

1年前更新80次阅读

2年前发布1052次阅读

2年前发布159次阅读

2年前发布25次阅读

2年前更新2305次阅读

2年前更新650次阅读

2年前更新83次阅读

2年前更新140次阅读

2年前更新33次阅读

2年前发布16次阅读

2年前发布41次阅读

2年前发布43次阅读

2年前发布66次阅读

2年前更新44次阅读

2年前发布18次阅读

2年前发布4次阅读

易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
帖子
154
互动
73
阅读
2.3W+
搜索

















![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102014654-da7817fd794d7c7ae678e4085e5d217-1024x576.jpg)
![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102102365-c86d70b61353ec516e6d7f29df9cddd-1024x576.jpg)
![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102229754-9dc869e701fda8cf3329f796dd6aecd-1024x576.jpg)
![[EFX-0210 ERROR] NO TOP
design. Running Debugger step 2 failSee exit code and exit status-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/04/20240423102126443-3f4a93527a72c24c48a351e23db3c7c.png)

















![[EFX-0377 ERROR] Clock port 'CLK' of instance 'edb_top_inst/la0/la_resetn_p1~FF' is constant. (xxx/Efinity/work_dbg/debug_top.v:4076)-ChipDebug](https://chipdebug.com/wp-content/uploads/2024/06/20240609145704758-clipboard-1024x715.png)









