论坛标签 Simulation-ChipDebug-第2页

标签

Simulation

帖子数

71

阅读量

2146

等级-LV1-ChipDebug

6年前发布57次阅读

EFB WISBONE接口读写事务似乎没有正确地模拟。

EFB WISHOBE接口的读写事务显示在TN1246（2012年6月）图17-3和17-4中。这些数字显示“WByAcxIO”在标称1时钟延迟之后关于“WBSSTBI i”的断言。然而，在一些功能模拟中，客户看到一个明显的不匹配，“WBAKAXIO”立即出现。文件是正确的。然而，一个小的住宿是...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布20次阅读

在执行OrcJCMPL.BaseMimSimultVHDL库编译脚本之后，为什么在编译设计时，我会得到关于未扩展库元素的错误？

下面的在线软件文档解释了如何编译独立的模型库流的VHDL源库文件：从格子钻石软件工具：选择帮助& GT；晶格钻石帮助。在新的弹出式Web浏览器中，选择模拟设计-GT；第三方模拟器-&用导师图形模型执行模拟。从格子ISPLIFEN软件工具：选择帮助-GT；ISPLI...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布17次阅读

为什么当我用MultuimS100B编译库模块CLKDIB时，我会抱怨一个释放引脚？

VHDL—2008增加了一个名为“发布”的关键词，你可以参考以下网站：HTTP//www. DouLo.COM/NeNWOW/VHDLI DealthsSugID/VHDLLY88/VHDLL200 XXY小我们在模块CKDIVB中也有一个名为“释放”的端口。这种冲突导致编译器变得混乱。编译器认为我们使用关键字“释放”，...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布11次阅读

在ALDEC活动HDL中，我如何保存和重新加载我对波形进行的格式更改？

ALDEC活动HDL可以通过命令行运行，使用在宏文件（.DO）中保存的脚本编译和模拟您的设计。波形编辑器的格式更改也可以通过以下步骤保存到宏文件：在波形编辑器视图中，单击文件＝& gt；导出＝& gt；波形。在“保存为类型”的下拉菜单中选择“宏（*.Do...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布10次阅读

为什么ALDEC活跃HDL报告我的设计的大小已经超过格网版的最大容量？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布37次阅读

在NC-Verilog中编译/精心设计基于SERDES的设计有哪些步骤？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布16次阅读

我尝试模拟时为什么会出现迭代限制错误？

迭代限制错误有几种可能的原因。
PCS重置的极性不正确。当SERDES Quad复位被移除时，发生迭代限制错误。
使用不正确的模拟时间参数，例如时间尺度太大（> fs）。
在设计的一部分中使用了一个与使用的PCS时钟同名的时钟。这可能会导致模拟中的冲突。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布28次阅读

是否有可能在Lattice Diamond / ispLEVER中生成门级网表以评估IP内核？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布13次阅读

从ispLEVER运行Active HDL时，如何修复库不兼容错误？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布13次阅读

为什么我不能在PAC Designer中查看仿真波形窗口？

首先，请确保您的设计被成功地编译和安装。然后检查项目路径/文件（.PAC）名称。PACDesigner软件中的命名约定不支持其路径名或文件名中的空格。这是因为PAC设计器与遗留工具集成在一起，并且这些工具不允许文件名中的空格。因此，请删除您的PAC项目中的任何空...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布17次阅读

在主动HDL中这个警告的含义是什么：警告：DGGEGNE0523：该源是在没有-dBG开关的情况下编译的。行断点、代码覆盖和断言调试将不可用。

这是一个普通警告，它是在不使用代码覆盖率时生成的，而在ALDEC活动HDL中用最小开关模拟设计。在正常的RTL模拟中，你不需要调试开关，这个警告不会影响你的模拟。更多细节：在ALDEC命令窗口中输入这个命令：帮助ASIM。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布23次阅读

在模拟LtECeCp2锁相环时如何避免问题？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布26次阅读

为什么我的PMI FIFO会出现模拟错误，“错误！Fifo深度只能是2的幂！”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

如何为多个设备运行路由后模拟？

在为多个设备运行路由后模拟时，路由后模拟网表中的模块名称对于每个设备必须是唯一的，以避免模拟冲突。
莱迪思设计软件支持此功能，允许用户在模拟网表生成期间为模块名称设置用户定义的前缀。在Lattice Diamond软件的Strategy GUI的Timing Simulation部分...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布24次阅读

如何在PAC设计器中设置模拟时间？

为了用格子逻辑模拟器模拟设计，必须首先使用图示窗口和LoGuiBu建器顺序编辑器来输入或编辑设计。其次，应使用波形编辑器创建或编辑刺激文件。要启动波形编辑器，请选择工具>运行波形编辑器。波形编辑器将显示所有的输入信号。接下来，双击输入信号CKKYIN...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布29次阅读

在使用PAC设计器时，我能模拟或分析模拟信号吗？

PAC设计器中的仿真特性是为了帮助实现所执行的逻辑的功能验证。然而，它不模拟或分析任何模拟信号，如VMON输入或TrimDAC输出。在波形编辑器中没有查看任何模拟信号的规定。你可以测量/验证/检查板上的模拟输入或输出电平。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布39次阅读

为什么升级到最新版本的Lattice Diamond软件后，我无法让Aldec Active HDL模拟器正常启动？

从一个版本的Lattice Diamond升级到另一个版本时，您可能会遇到注册表问题，这些问题可能会阻止升级后的Lattice Diamond软件中的Aldec Active HDL正常启动。 Active HDL将在启动时显示错误或根本不启动。此问题在Microsoft Windows 7操作系统中很常见。
如果...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布18次阅读

DLL的时钟注入延迟消除功能是如何进行仿真的？

延迟锁环（DLL）在L／C、LATECIECPM和LATECIECP3族中发现支持时钟注入延迟消除。时钟注入延迟去除是通过对齐CLKI输入到CLKFB输入来完成的，因此消除了与反馈时钟相关的延迟。在硬件中，反馈路径是从DLL延迟和路由延迟中找到的特定值。然而，在前端仿真中，这...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布19次阅读

如何在GUI模式下使用Active-HDL莱迪思版？

要运行Active-HDL莱迪思版独立GUI，您可以执行该命令
avhdl
从DOS命令窗口。以下是用于模拟Verilog设计的示例宏文件。
avhdl

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布29次阅读

如何在批处理模式下使用Active-HDL莱迪思版？

要以批处理模式运行Active-HDL莱迪思版，您可以执行
vsimsa
从DOS命令窗口命令。 VSimSA（vsimsa.bat）没有任何图形用户界面（GUI）。它对于运行自动脚本或回归测试很有用，它可以从命令窗口调用为“vsimsa -do macro”。
以下是用于模拟Verilog设计的示例宏...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布45次阅读

什么“致命：设计单位的过时库格式”Modelsim错误是什么意思？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布24次阅读

为什么我的波形不能在Active-HDL GUI中自动刷新？

默认情况下，“波形”窗口中显示的模拟数据库和模拟结果不会自动刷新。只有在模拟步骤完成或停止后，才能使用存储在模拟数据库中的更新结果。这意味着信号历史记录的显示将被冻结，直到运行命令完成（或模拟被用户或断点中断）。通过使用可以更改此行为
-asdb...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布33次阅读

为什么我的Active-HDL Aldec许可证服务器在启动时不会自动启动？

有几种方法可以解决这个问题。请按照以下说明的分步说明进行操作：
在lmtools GUI中，转到配置服务选项卡，选择Aldec许可服务，然后选中“启动时启动服务器”复选框（左下角）。然后单击“保存服务”。如果这不能解决问题，请尝试以下步骤2。
加密狗驱动程序...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布26次阅读

如何抑制有关“未定义库模块”的ActiveHDL错误警报？

运行Aldec时序仿真时有关未定义模块的错误警报：
================================================== ===========================
Aldec Active-HDL仿真工具可能会向用户标记下面显示的这种编译器警告（VCP2515消息ID）。这些警告不会影响模拟结果。
警告...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布40次阅读

为什么Modelsim失败并显示错误消息：“＃**错误：（vsim-3170）找不到’./work.StimModule_Unknown’。”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布12次阅读

为什么我会得到下面的ALDEC活动HDL错误？“{ ELAB2:致命错误：ELAB2YH3636未解析的分层引用……”它也指错误消息中的PuriSnST。

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布19次阅读

如何编译Lattice原始库进行模拟？

如果您使用的是Modelsim或ActiveHDL以外的模拟器，则需要从源代码编译库。
来源位于：
C：\ ispTOOLS_installDirectory \ cae_library \模拟
请注意，对于我们的一些模拟库，我们提供shell而不是源代码 - 例如标记内存模拟，FlashBAK。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布20次阅读

如何在不重新启动ispLEVER工具的ActiveHDL的情况下重新编译我的测试平台？

为方便起见，用户可能希望在不退出ActiveHDL的情况下对测试平台进行更改。为此，需要重新编译测试平台，然后重新启动模拟。
该
最简单的方法
重新编译testbench并重新启动是在ActiveHDL控制台中发出命令：

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布10次阅读

我可以从命令行发出什么ActiveHDL命令？

您可以通过启动ActiveHDL来查看可以从命令行发出的命令，然后：
帮助 - ＆gt;在线文档。
选择“内容”选项卡。
展开“Active-HDL帮助”。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布33次阅读

为什么ActiveHDL在重启后无法找到PCS * .txt文件？初始模拟后，ECP2M模拟不起作用。

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

上一页 123 下一页