SOC FPGA论坛首页-ChipDebug-第1019页

SOC FPGA论坛首页-ChipDebug-第1019页

等级-LV2-ChipDebug

6年前发布5次阅读

SpuliPro Pro 6 -警告综合Bulybox使用过时。

描述关键词：SypLIST，SypPosiy，Pro，6，警告，黑盒紧迫性：标准一般描述：使用SypLimePro 6，可以看到以下警告：警告综合黑匣子使用陈旧。使用SythBixbox代替综合BrimeBox指令仍然适用于设计吗？解决方案随着SypPrimePro 6的发布，BrimeBox指令语法已具备从...

评分

等级-LV1-ChipDebug

6年前发布6次阅读

为什么^Quartus®II软件给出一个错误消息“无法收拾非外设寄存器<名>到I / O引脚<名> -太少外设总线”时，该器件确实包含了我的设计足够的时钟和外围资源？

对于APEX ™器件，Quartus II软件可以使用外设总线而不是其他全局资源将时钟信号路由到I / O单元。当使用这些资源时，编译器可能会耗尽外围总线以用于其他功能，例如时钟使能或输出使能。为确保用作I / O单元时钟的信号在全局时钟网络上路由，请将赋值Global...

评分

等级-LV1-ChipDebug

6年前发布2次阅读

11.2 MAP – “FATAL_ERROR：Pack：pksrasliceplanner.c：5683：1.84 – frag的引脚S0上没有信号……”

问题描述使用我的设计运行MAP时发生以下错误： “FATAL_ERROR：Pack：pksrasliceplanner.c：5683：1.84 - frag dp / sfpu / addsub / blk00000003 / blk000000fd的引脚S0上没有信号。进程将终止。有关此问题的技术支持，请打开附带此项目的WebCase http://www...

评分

等级-LV1-ChipDebug

2年前发布87次阅读

XILINX FPGA ila timing loop错误

板子的分模块，再加上ila检测程序时，就显示timing loop.把ila程序注释掉，程序就正常

评分

等级-LV2-ChipDebug

6年前发布7次阅读

硬件调试器M1：在Win 95或WiNT4.0中读取UNIX宏时丢失换行符

描述关键词：硬件，调试器，CMD，宏，紧迫性：标准一般描述：将.CMD（宏文件）从UNIX转移到Win 95或NT4.0，文件中缺少换行符。相反，每个命令之间都有一个管道字符。什么时候？你尝试运行宏文件，硬件调试器会给你错误消息，不会让您运行文件。解决方案解决这...

评分

等级-LV2-ChipDebug

6年前发布31次阅读

LogiCORE IP视频缩放器 – 为什么在尝试仿真EDK项目中的视频缩放器时会出现TCL错误？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布3次阅读

内部错误：子系统：PGMIO，文件：/ quartus /pgm /pgmio /pgmio_devices.cpp，行：7672无法找到SFL sof文件：

在Quartus®IIProgrammer中打开JTAG间接配置文件（ .jic ）时，可能会收到上述错误。在Quartus II Programmer的旧版本中打开.jic时，可能会出现此错误，而不是生成它的版本。解决/修复方法要避免此问题，请使用Quartus II Programmer的版本，该版本与用于生...

评分

等级-LV1-ChipDebug

6年前发布4次阅读

LogiCORE以太网1000BASE-X PCS / PMA或SGMII v5.0核心 – Verilog演示测试平台（demo_tb.v）中的数组大小不正确

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布2次阅读

5.1ISP1 COMPXLIB，MODESIM -“错误：不能打开C:\xilinx\StaskMask\Soel\WrAPPES\\”（仅PC）

描述关键字：5.1i、COMPXLIB、编译、库、错误、失败、不能、打开、包装、智能模型紧迫性：标准一般描述：当我在5.1i软件中使用COMPXLIB和Service PACK 1时，智能模型不会被编译。在COMPXLIB日志文件中，出现以下类型的错误：Verilog：“错误：无法打开C:\xILI...

评分

等级-LV1-ChipDebug

6年前发布9次阅读

System Generator for DSP – 为什么FIR编译器的输出全为零？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布38次阅读

架构向导9.1：Spartan 3系列DCM输入时钟频率范围与数据表不匹配

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布3次阅读

4.1i ViTEX-MAP-报告显示切片使用率明显高于2.1I/器件不适合

描述关键词：3.1I，映射，切片，使用，报告，覆盖图，拟合，更多紧迫性：标准一般描述：4.1I/3.1I映射器在切片使用中显示出显著的差异，而不是2.1IMAP报告。在某些情况下，器件不适合。解决方案如果使用“-R”开关来关闭寄存器排序，则器件利用率将返回到2.1i...

评分

等级-LV1-ChipDebug

6年前发布10次阅读

为什么在尝试编译加密的IP内核时会收到错误消息“节点实例核心实例化未定义的实体<核心实体名称>”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布7次阅读

MIG Virtex-6 FPGA DDR2 / DDR3 SDRAM – 为什么DDR接口上的写入包含的数据多于用户界面请求的数据？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV3-ChipDebug

2年前更新11次阅读

基于FPGA的数字图像处理Vision1.0.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

6年前发布12次阅读

基础仿真器：对OSC4输出的高阻抗

描述关键词：OSC4仿真紧迫性：标准一般描述：在仿真器中，OSC4符号的输出总是高Z解决方案OSC4符号在地基上是不可仿真的。工具集。必须对OSC4的输出施加刺激。（可以使用现成的50%占空比刺激器。）为此）。

评分

等级-LV2-ChipDebug

6年前发布11次阅读

LogiCORE IP视频去隔行器v1.0 – 为什么在尝试仿真选择了MPMC-VFBC接口的示例测试平台时会收到致命错误？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布8次阅读

时钟视频输出II在不需要时显示控制接口

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布1次阅读

6.3i PAR – “FATAL_ERROR：Ncd：basncsignal.c：283：1.39.8.2 – 无法找到信号的贝尔……”运行模块化设计时

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布2次阅读

5.1i速度文件-SpartanIIE（2S150 E）速度文件已更改为初步文件

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布12次阅读

13.2许可 – 视频定时控制器v3.0;未找到v_tc的许可证

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布6次阅读

用于PCI Express的LogiCORE端点模块和Block Plus – ML505板上的PCI Express接口在系统中无法识别并导致操作系统挂起

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布1次阅读

3.1i Solaris安装-JavaScript错误文件：/cDROM/Xilinx/IDATA/SETUP2UIX.HTM或Java40.JAR错误

描述关键词：安装，3.1I，UNIX，Java，Netscape，灰色紧迫性：标准一般描述：当试图通过安装运行时，Netscape浏览器变成灰色，什么也不会发生。如果Javascripting被禁用，则在注册页面之后会出现以下错误：JavaScript错误文件：/CDROM/Xilinx/IDATA/SETUP2A U...

评分

等级-LV1-ChipDebug

6年前发布4次阅读

为什么我无法使用Quartus II软件版本8.1生成的JIC文件使用串行闪存加载器配置Stratix III FPGA？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布17次阅读

PROMGen – 如何从.mcs文件中获取32位校验和？

问题描述如果.prm文件不可用，如何获取.mcs文件的32位校验和？解决/修复方法您可以使用PROMGen从与.mcs文件一起生成的.prm文件中找到32位校验和。如果.prm文件不可用，则可以运行以下命令重新生成.prm文件，您可以在其中找到32位校验和。（Xilinx答复18884...

评分

等级-LV3-ChipDebug

2年前更新5次阅读

Modelsim中使用mif,hex文件.pdf

该帖子部分内容已隐藏

FPGA CPLD资料源码分享

评分

等级-LV2-ChipDebug

6年前发布24次阅读

1.4基础-在重命名驱动器后不能加载/打开基础；SUsi.Ii文件中的“无效路径”错误

描述关键词：基础，susie.ini紧迫性：标准一般描述：在重新命名安装了基础工具的驱动器之后，Foundation无法启动，并报告了关于SUSI.IN文件中无效路径的错误。解决方案一SusieINI ASCII文件位于Windows目录中，并包含指向基础工具的位置的变量。为了避免这个...

评分

等级-LV2-ChipDebug

6年前发布16次阅读

PlanAhead – 在安装ChipScope Wizard后在RTL中实例化ILA核心时open_netlist_design时出错

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布19次阅读

用于PCI Express的IP编译器用户指南缺少lane_act [3：0]信号的描述

“ 用于PCI Express的IP编译器用户指南 ”未描述lane_act[3:0]信号。用户指南中缺少以下信息：通道活动模式：此输出信号指示链接训练期间配置的通道数。该信号具有以下有效值： 4'b0001：一条车道 4'b0010：两条车道 4'b0100：四条车道 4'b1000：八个车道...

评分

等级-LV1-ChipDebug

6年前发布3次阅读

6.3i BitGen – Virtex-4 MGT可能无法正常工作

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1…1017 101810191020 1021…1055 下一页跳转